JPS5856090B2 - 計量装置における計量デ−タの表示用デ−タへの処理装置 - Google Patents

計量装置における計量デ−タの表示用デ−タへの処理装置

Info

Publication number
JPS5856090B2
JPS5856090B2 JP52063864A JP6386477A JPS5856090B2 JP S5856090 B2 JPS5856090 B2 JP S5856090B2 JP 52063864 A JP52063864 A JP 52063864A JP 6386477 A JP6386477 A JP 6386477A JP S5856090 B2 JPS5856090 B2 JP S5856090B2
Authority
JP
Japan
Prior art keywords
data
weighing
storage device
register
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52063864A
Other languages
English (en)
Other versions
JPS53149048A (en
Inventor
邦彦 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Tokyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Co Ltd filed Critical Tokyo Electric Co Ltd
Priority to JP52063864A priority Critical patent/JPS5856090B2/ja
Publication of JPS53149048A publication Critical patent/JPS53149048A/ja
Publication of JPS5856090B2 publication Critical patent/JPS5856090B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Indicating Measured Values (AREA)

Description

【発明の詳細な説明】 この発明は計量装置における計量データの表示用データ
への処理装置に関する。
従来、計量装置においては計量部から得られる計量デー
タを何ら処理を施すことなくそのまま表示用データとし
て表示部に出力するようにしていた。
このため装置の機械的振動がそのまま表示用データの変
化として表示され、ちらつきが激しくなる問題があった
最近では計量装置としてラベル発行装置を付設したもの
が開発されているが、このようなものではプリンターや
モータ等機械的振動を起こすものが内蔵されているため
特に表示のちらつきが激しくなる問題があった。
この発明はこのような問題を解決するために考えられた
もので、機械的振動等があっても表示用データはそれ程
変化することがなく、シたがってちらつきがそれ程なく
安定した表示動作を行なわせることができる計量装置に
おける計量データの表示用データへの処理装置を提供す
ることを目的とする。
以下、この発明の一実施例を図面を参照して説明する。
第1図は装置全体の回路構成を示すブロック図で、1は
物品を計量する計量部である。
この計量部1から出力される計量データはアナログ量で
あり、その計量データはA/D変換器2およびカウンタ
3からなる回路でディジタル量に変換されるようになっ
ている。
前記カウンタ3は例えば複数段からなり、ディジタルな
カウントデータを例えば1目盛2g=10カウントとし
、カウント値が9カウント以下のときには切捨てによっ
てOgとして2g単位にまるめ処理し、その2gる目盛
値″1″とした計量データを出力している。
4は第1の記憶器としての第1のレジスタ、5は第2の
記憶器としての第2のレジスタ、6は第3の記憶器とし
ての第3のレジスタ、7は第1、第2のレジスタ4,5
に取り込まれている計量データを比較し、その差が目盛
差XでIXI≦1のとき端子A1.B1.C1から信号
を出力する第1の比較器、8は第2、第3のレジスタ5
,6に取り込まれている計量データを比較し、その差が
目盛差XでIX+≦1のとき端子A2.B2.C2から
信号を出力する第2の比較器である。
前記両比較器7゜8はX−1のときには端子AからH(
ハイ)信号を出力し、X−0のときには端子BからH(
ハイ)信号を出力し、X=−1のときには端子CからH
(ハイ)信号を出力するようにしている。
前記第1のレジスタ4に取り込まれている計量データを
2人力用の第1のアンドゲート回路9を介して表示用レ
ジスタ10に表示用データとして供給するとともに2人
力用の第2のアンドゲート回路11を介して前記第2の
レジスタ5に供給するようにしている。
前記第2のレジスタ5に取り込まれている計量データを
2人力用の第3のアンドゲート回路12を介して前記第
3のレジスタ6に供給するようにしている。
そして前記第1の比較器7のA1.B1.C1端子出力
をノアゲート回路13に入力し、そのノアケート回路1
3出力をタイマ14のリセット端子Rに直接入力すると
ともにインバータ15を介して上記タイマ14のセット
端子Sに入力している。
又前記ノアゲート回路13出力を2人力用の第1のオア
ゲート回路16を介して前記第1のアンドゲート回路9
に入力するとともに2人力用の第2のオアゲート回路1
7を介して前記第2、第3のアンドゲート回路11,1
2にそれぞれ入力している。
前記タイマ14はそのセット端子SにH信号が入力され
るとタイマ動作を開始し、一定時間後にタイムアツプし
て出力端子QからH信号を短時間出力するとともに再セ
ットして再びタイマ動作を開始するものである。
なお、タイマ動作中にリセット端子RにH信号が入力さ
れるとリセットされタイマ動作を停止するようになって
いる。
前記タイマ14の出力端子Qから出力されるH信号は2
人力用の第4のアントゲ゛−ト回路18に入力されると
ともに前記第2のオアゲート回路17を介して前記第2
、第3のアンドゲート回路11,12にそれぞれ入力さ
れるようになっている。
19はコントローラで、このコントローラ19には前記
第1の比較器7のA1゜B1.C1端子および第2の比
較器8のA2.B2゜C2端子から出力される信号がそ
れぞれ入力されている。
前記コントローラ19は例えば第2図に示すように4個
の2人力中アントゲ・−ト回路20゜21.22,23
および1個の4人力用オアゲート回路24によって構成
されるもので、アンドゲート回路20には第1の比較器
7のA1端子出力および第2の比較器8のA2端子出力
が入力され、アンドゲート回路21には第2の比較器8
のA2端子出力と第1の比較器7のB1端子出力が入力
され、アンドゲート回路22には第1の比較器7のB1
端子出力と第2の比較器8のC2端子出力が入力され、
かつアンドゲート23には第1の比較器7のC1端子出
力および第2の比較器8のC2端子出力b3人力される
ようになっている。
そして各アントゲ゛−ト回路20,21.22,23の
出力をオアゲート回路24を介して送出するようにして
いる。
すなわち前記コントローラ19は第1、第2の比較器7
,8の端子出力に対して第3図のaに示す4通りの変化
に対しては安定後であっても計量による変化であると判
断して信号を出力し、かつ第3図のbに示す5通りの変
化に対しては計量の安定後にたとえ変化があっても機械
的振動や風などの外部要因による変化であると判断して
信号を出力しないようになっている。
なお、第2図の回路において第2の比較器8の端子B2
からの信号入力についての記載がないのは第3図からも
わかるように端子B2からの信号は表示を変えないので
省略しであるからである。
前記コントローラ19から送出される信号を第4のアン
ドゲート回路18に入力している。
この第4のアンドゲート回路18出力は前記第1のオア
ゲート回路16を介して前記第1のアンドゲート回路9
に入力されている。
前記表示用レジスタ10に取り込まれている計量データ
は計量表示器25に供給され表示されるようになってい
る。
このような構成において計量部1で物品を計量して得ら
れた計量データをA/D変換器2でディジクル変換した
後カウンタ3でカウントして所定の目盛単位にまるめ処
理し、その目盛単位を目盛値N I IIとした計量デ
ータが例えば第4図のaで示すように変化したとすると
計量表示器25で表示される表示用データは次のように
変化する。
先ず時刻toにおいて目盛値が°0″から50’“に大
きく変化するとこの計量デーダ゛50“は第1のレジス
タ4に取り込まれ、第1のアントゲ−1・回路9を介し
て表示用レジスタ10に表示用データとして取り込まれ
る。
ノアゲート回路13出力が°H”でアンドゲート回路1
1に入力されているので、同時に第1のレジスタ4に取
り込まれている計量データ″50″は第2のレジスタ5
に取り込まれる。
次に時刻t1において目盛値が”50パから゛” 10
0 ”に大きく変化するとこの計量データ“100 ”
は第1のレジスタ4に取り込まれる。
そして第1のレジスタ4の計量データ′″100 ”と
第2のレジスタ5の計量データ“50”とが第1の比較
器7で比較される。
今、その差Xが[o、lでIXI≦1ではないので第1
のレジスタ4の計量データ“100”は第1のアンドゲ
ート回路9を介して表示用レジスタ10に取り込まれる
ノアゲ゛−ト回路13出力かH”でアンドゲート回路1
1,12に入力されているので、同時に第1のレジスタ
4に取り込まれている計量データ″’ i o o ”
は第2のレジスタ5に取り込まれ、かつ第2のレジスタ
5に取り込まれている計量データ″′50”は第3のレ
ジスタ6に取り込まれる。
次に時刻t2において目盛値が’100”から” 10
1 ”に変化するとこの計量データ”101”は第1の
レジスタ4に取り込まれる。
そして第1のレジスタ4の計量データ゛’ 101 ”
と第2のレジスタ5の計量データ゛’ i o o ”
とが第1の比較器7で比較され、かつ第2のレジスタ5
の計量データ″100 ”と第3のレジスタ6の計量デ
ータ”50″とが第2の比較器8で比較される。
第1の比較器7ではX=1となるのでA1端子からHレ
ベルな信号が出力される。
しかしてノアゲート回路13出力はLレベルとなり、第
1、第2、第3のアンドゲート回路9,11.12のゲ
ートは開放されない。
すなわち表示用レジスタ10に取り込まれている表示用
データ”Joo7”は変化しない。
又、第1のレジスタ4の計量デ]′−タ″′101”が
第2のレジスタ5に取り込まれ、かつ第2のレジスタ5
の計量データ” 100 ”が第3のレジスタ6に取り
込まれることはない。
一方タイマ14はインバータ15出力がHレベルとなる
のでタイマ動作を開始する。
次に時刻t3において目盛値が゛” 101 ”から1
02”に変化することの計量データ″102 ”は第1
のレジスタ4に取り込まれる。
すると今度の第1の比較器7で比較された差XがN 2
+1でIXIく1ではないのでノアゲート回路13出
力がHレベルとなる。
しかして第1のレジスタ4の計量データ” 102 ”
は第1のアンドゲート9を介して表示用レジスタ10に
取り込まれる。
同時に第1のレジスタ4の計量データ” 102 ”は
第2のレジスタ5に取り込まれ、かつ第2のレジスタ5
の計量データ゛100”は第3のレジスタ6に取り込ま
れる。
又ノアゲート回路13出力がHレベルとなることにより
タイマ14はリセットされる。
次に時刻t4において目盛値が°’ 102 ”から1
00”に変化するとこの計量データ” 100”は第1
のレジスタ4に取り込まれる。
すると第1の比較器7で比較された差XがN2FlでI
XI≦1ではないので、第1のレジスタ4の計量データ
″’ 100 ”は第1のアンドゲート回路9を介して
表示用レジスタ10に取り込まれる。
勿論第2のレジスタ5には第1のレジスタ4から計量デ
ータ″’ i o o ”が取り込まれ、かつ第3のレ
ジスタ6には第2のレジスタ5から計量データ“102
”が取り込まれる。
次に時刻t、において目盛値が100 ”から°99”
に変化するとこの計量データ699″は第1のレジスタ
4に取り込まれる。
すると第1の比較器7において求められる差XはX−−
1でIXI≦1であるからC0端子からHレベルな信号
が出力される。
しかしてノアゲート13出力はLレベルとなり、第1、
第2、第3のアンドゲート回路9゜11.12のゲート
は開放されない。
すなわち表示用レジスタ10に取り込まれている表示用
データ”100 ”は変化しない。
勿論この場第1のレジスタ4の計量データおよび第2の
レジスタ5の計量データが第2、第3のレジスタ5,6
にそれぞれ移行することはない。
一方タイマ14はインバータ15出力がHレベルとなる
のでタイマ動作を開始する。
その後タイマ146iT時間にわたってタイマ動作して
いる間第1の比較器7で求められる差XがIXI≦1に
あると第1のアントゲ−19が開放されないので表示用
レジスタ10の表示用データは変化しない。
そしてタイマ14がT時間経過後にタイムアツプし出力
端子QからHレベルな信号を出力する。
このタイマ14がタイムアツプする時刻t6において目
盛値が99′′であれば第1のレジスタ4に計量データ
゛’ 99 ”が取り込まれる。
このときタイマ14からのタイムアツプ信号により第2
、第3のアンドゲート回路lL12’)’開放するので
、第1のレジスタ4の計量データ″’ 99 ”は第2
のレジスタ5にも取り込まれ、かつ第2のレジスタ5に
時刻t4のとき以来取り込まれている計量データ”10
0”が第3のレジスタ6に取り込まれる。
しかして第1、第2、第3のレジスタ4,5,6に取り
込まれる計量データはそれぞれ99”、”99”、”1
00”となる。
したがってこの状態では第1の比較器7の差b3X=o
であるのでそのB1端子からHレベルな信号が出力され
ノアゲ−ト13出力はLレベルとなる。
またコントローラ19には第1の比較器7のB1端子及
び第2の比較器8の差がX=−1でそのC2端子から出
力信号がそれぞれ入力され、コントローラ19は表示用
データを変化すべきことを判断して第4のアンドゲート
18に信号を出力する。
しかし、このときにはタイマ14からのタイムアツプ信
号がすでに消えているので第4のアンドゲート18の出
力もLレベルとなる。
このため第1のアンドゲート回路9は開放されず表示用
レジスタ10に取り込まれている表示用データ″100
”は変化しない。
一方、タイマ14はタイムアツプした後再セットして再
びタイマ動作を開始する。
そして時刻t7において計量データ″99”が第ルジス
タ4に取り込まれ、このタイミングでタイマ14がタイ
ムアツプ動作する。
今第1、第2、第3のレジスタ4,5,6に取り込まれ
ている計量データは9991 、 ?199 $1゜”
100”となっているので第1の比較器7ではその差
X−0を判定してそのB1端子から信号を出力するとと
もに第2の比較器8ではその差X−1を判定してそのC
2端子から信号を出力している。
そしてコントローラ19は第4のアンドゲート18に時
刻t6後における両比較器7,8からの出力信号の判断
以来信号を出力している。
しかして時刻t7にてタイマ14からタイムアツプ信号
が出力され第4のアンドゲート回路18に入力されると
、その第4のアンドゲート回路18から信号が出力し、
その信号がオアゲート回路16を介してアンドゲート回
路9に入力される。
しかして第1のレジスタ4に取り込まれている計量デー
タt′99”は第1のアンドゲート回路9を介して表示
用レジスタ10に取り込まれる。
すなわち表示用レジスタ10に取り込まれている表示用
データは時刻t4以後時刻t7においてはじめて変化さ
れる。
勿論タイマ14のタイムアツプ信号により第1のレジス
タ4の計量データ″’ 99 ”は第2のレジスタ5に
移行し、かつ第2のレジスタ5の計量データ”99″は
第3のレジスタ6に移行する。
又、タイマ14は再びタイマ動作を開始する。
そして次にタイマ14がタイムアツプする時刻t8にお
いて計量データ″99″が第1のレジスタ4に取り込ま
れると第1、第2、第3のレジスタ4,5゜6の計量デ
ータがすべて99″となっているので、第1の比較器7
での差XがX−0及び第2の比較器8での差XもX=O
となり、第1の比較器7のB1端子及び第2の比較器8
のB2端子からそれぞれ信号が出力されコントローラ1
9は表示用データを変化すべきでないと判断し、信号の
出力を行なわない。
しかして表示用レジスタ10に取り込まれている表示用
データ“99″は変化しない。
以上のように計量部1からの計量データの変化に対して
表示用レジスタ10の表示用データが変化するので計量
表示器25によって表示される表示用データの変化は第
4図のbに示すようになリ、はとんどちらつきを解消す
ることができる。
すなわち安定した表示動作を行なうことができるもので
ある。
なお、前記実施例においては回路をレジスタ、比較器、
タイマ等使用して構成したものについて述べたがかなら
ずしもこれに限定されるものでなく、例えばマイクロコ
ンピュータによって構成することもできる。
以下、マイクロコンピュータを使用した場合について述
べる。
第5図は基本回路構成を示すもので、26は中央処理装
置(CPU)、27はデコーダ、28はRAM(ランダ
ム・アクセス・メモリ)、29はROM(リード・オン
リ・メモリ)、30は入・出力ポート、31はキーボー
ド・表示部コントローラ、32はキーボード、33は表
示部、34はブリンクコントローラ、35はプリンタで
ある。
前記RAM2Bには第6図に示すように第1のレジスタ
に対応する第1のメモリ(W、)28a1第2のレジス
タに対応する第2のメモリ(W2)28b1第2の比較
器に対応する第3のメモIJ (D I )28c1タ
イマに対応する第4のメモリ(WR)28dおよび表示
用メモ’) 28 c等が設けられている。
前記第3のメモ’J (D I ) 28 cには前記
第1のメモ’) 28 aと第2のメモリ28bとの差
によりA2 t B2 t C2T Oのデータが書き
込まれるようになっている。
すなわちW、−W2−1のときはAW−W二〇のときは
B2.W、−W22 フ 12 −1のときはC2およびIWl−W21>1のときは0
がそれぞれ取り込まれるようになっている。
前記第4のメモIJ 28 dは先ず数値データKがセ
ットされ、その後計量データを取り込む毎にWl−W2
1≦1であればその内容が1つずつカウントダウンされ
、K−0になるとカウントアツプするものである。
このマイクロコンピュータを使用した場合の制御をフロ
ーチャートで示せば第7図に示すようになる。
先ず計量データを第1のメモ’) (Wl) 28aに
取り込む。
CPU26においてIW、−’W21≦1であるか否か
がチェックされる。
IVvl−W21≦1でなければ前回に対して今回の計
量データの変化が2以上であると判断され第4のメモI
J(WR)28dの内容f4s″に″に設定される。
又第3のメモIJ (D I ) 28 Cの内容が0
”にされる。
又、第1のメモリ(Wl)28aの内容を第2のメモリ
(W2)28bに移し、かつ第1のメモリ(Wl)28
aの内容を表示用データとして表示用メモリ28eに書
き込む。
IW、−W21≦1であれば、次に第4のメモIJ(W
R)28dの内容が′0”になっているか否かがチェッ
クされる。
もしWR天OであればWR28dの内容が1つカウント
ダウンされる。
今WR28dの内容がKであればに−1となる。
この動作はIWl−W21≦1を満足しているかぎり新
たな計量データf)S取り込まれる毎に行なわれる。
途中でもしIWl−W21≧2となればWR28dの内
容は再び′に″に戻される。
こうしてWR28dの内容が°°0”になるとWR28
dの内容を”K′′に戻すとともにWl−W21である
か否かをチェックする。
もしWl−W21であれば続いてDI28cの内容がA
2になっているか否かをチェックする。
もしDにA2であればWl−W2二1”eDI=A2で
あるからこれは第3図のaの1番目に相当し、今W1に
格絡された内容が表示用データとなり、表示は変更され
る。
そしてDIZ8cの内容をA2にする。これはDI28
cにすでに格納されている内容と同じであるので書き換
えても書き換えなくともよい。
そしてW、28aの内容をw、 2 B bに移す。
もしDI\A2であれば表示を変化させずDI28cの
内容をA2にし、かつW128aの内容をW228bに
移す。
Wl−W2\1であれば次にWl−W2=Oであるか否
かをチェックする。
もしWl−W2−0であれば続いてDIの内容がA2で
あるか否かがチェックされる。
もしDにA2であれば■1−W2二〇でDにA2である
からこれは第3図のaの3番目に相当し、今W1に格納
された内容が表示用データとなり、表示は変更される。
そしてDI28Cの内容をB2にする。
又W128aの内容をW228bに移す。
もしDIスA2であれば続いてDI28cの内容がC2
であるか否かがチェックされる。
もしDにC2であればWl−W2二〇でDI=C2であ
るからこれは第3図のaの2番目に相当し、今W128
aに格納された内容が表示用データとなり、表示は変更
される。
もしDI\C2であれはW1W2=0でDにB2である
からこれは第3図のbの3番目に相当し、表示用データ
の内容は変更されない。
なお、上記いずれの場合においてもDI28Cの内容は
B2になり、かつW128aの内容をW2 ’l g
aの内容をW228bに移す。
Wl−W2\1でかつWl−Vv2\oでなければW、
−W2−−1であるから続いてDI28Cの内容がC2
か否かがチェックされる。
もしDI=C2であればW、−W2ニー1でDI=C2
であるからこれは第3図のaの4番目に相当し、今Wl
28 aに格納された内容が表示用データとなり、表
示は変更される。
又、D■28cの内容をC2にし、かつW128aの内
容をW228bに移す。
なお、DI28cの内容はすてにC2であるので、この
場合内容を書き換えても書き換えなくてもよい。
もしD「\C2であればWl−W2=−1でDI\C2
であるからこれは第3図のbの4番目および5番目に相
当し、表示用データの内容は変更されない。
又DI28cの内容をC2にし、かつW128 aの内
容をW228bに移す。
このようにマイクロコンピュータを使用することによっ
ても前述した第1図の回路と同様の機能を果すことがで
き前記実施例と同様の効果が得られるものである。
以上詳述したようにこの発明によれば物品を計量し表示
する計量装置において、計量データをディジクル化して
取り込み、その取り込まれた計量データを一つ前に取り
込まれた計量データと比較し、その差が予め設定された
目盛の2目盛以上あるときには直ちに今取り込まれた計
量データを表示用データとし、かつその差が予め設定さ
れた目盛の1目盛以下であるときは一定時間間隔毎の計
量データを記憶しておき、今取り込まれた計量データを
含み最も新しい3個の計量テークを比較し、その3個の
計量データが振動又は安定的傾向にあると判断したとき
は表示用データを変化させず、又その3個の計量データ
が変化する傾向にあると判断したときは今取り込まれた
計量データを表示用データとしているので、計量データ
が機械的振動等によって激しく変化することがあっても
表示用データを安定させることができ、したがってちら
つきのない安定した表示動作を行なわせることができる
計量装置における計量データの表示用データへの処理装
置を提供できるものである。
【図面の簡単な説明】
第1図はこの発明の実施例における回路構成を示すブロ
ック図、第2図は第1図におけもコントローラの具体的
回路構成図、第3図は比較器出力に対するコントローラ
の判断処理を示す目盛変化グラフで、aは表示用データ
を変化させる判断を示すグラフ、bは表示データを変化
させない判断を示すグラフ、第4図のaは計量データの
変化状態を示すグラフ、bは表示用データの変化状態を
示すグラフ、第5図はこの発明の他の実施例を示すもの
で上記実施例をマイクロコンピュータで構成した場合の
基本回路構成を示すブロック図、第6図は第5図におけ
るRAMの一部を示す図、第7図はマイクロコンピュー
タで構成した場合の制御過程を示すフローチャートであ
る。 1・・・・・・計量部、4,5,6・・・・・・レジス
タ、7゜8・・・・・・比較器、9,11,12,18
・・・・・・アンドゲート回路、10・・・・・・表示
用レジスタ、14・・・・・・タイマ、19・・・・・
・コントローラ。

Claims (1)

  1. 【特許請求の範囲】 1 物品を計量する計量部と、この計量部からの計量デ
    ータをディジタル化する手段と、計量データを取り込む
    第1、第2、第3の記憶器と、上記第1、第2の記憶器
    の計量データを比較し、その差が目盛差XでそれぞれX
    = 1 、 X=0 、 X=−1のときそれぞれ異な
    る信号を出力する第1の比較器と、上記第2、第3の記
    憶器の計量データを比較し、その差が目盛差Xでそれぞ
    れX=1.X=O。 Xニー1のときそれぞれ異なる信号を出力する第2の比
    較器と、上記第1の比較器出力に付勢され一定時間間隔
    でくり返えしタイマ動作し一定時間毎にタイムアツプ信
    号を出力するタイマと、上記第1、第2の比較器出力を
    入力されるコントローラとからなり、前記第1の記憶器
    に前記ディジタル化手段から計量データを一定周期で順
    次入力し、その入力毎に前記第1の比較器で前記第1、
    第2の記憶器の計量データを比較し、その目盛差Xが1
    ±11より大きいとき前記第1の記憶器の計量データを
    表示データとして出力するとともに前記タイマをリセッ
    ト保持し、かつ前記第1の記憶器の計量データを前記第
    2の記憶器に移し込むとともに上記第2の記憶器の計量
    データを前記第3の記憶器に移し込み、また前記第1の
    比較器で前記第1、第2の記憶器の計量データを比較し
    、その目盛差Xが1,0.−1のとき前記第1の記憶器
    の計量データの表示データとしての出力を禁止するとと
    もに前記タイマのタイマ動作を開始し、かつ前記第1の
    記憶器の計量データの前記第2の記憶器への移し込み及
    び前記第2の記憶器の計量データの前記第3の記憶器へ
    の移し込みを禁止し、さらに前記タイマがタイムアツプ
    信号を出力する毎に前記第1の記憶器の計量データの前
    記第2の記憶器への移し込み及び前記第2の記憶器の計
    量データの前記第3の記憶器への移し込みを行い、かつ
    前記コントローラは入力される第1の比較器の出力信号
    と第2の比較器の出力信号が、目盛差Xが1.1又は0
    .−1又は0,1又は−1゜1のときの信号であるとき
    上記第1の記憶器の計量データを表示用データとして出
    力することを特徴とする計量装置における計量データの
    表示用データへの処理装置。
JP52063864A 1977-05-31 1977-05-31 計量装置における計量デ−タの表示用デ−タへの処理装置 Expired JPS5856090B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52063864A JPS5856090B2 (ja) 1977-05-31 1977-05-31 計量装置における計量デ−タの表示用デ−タへの処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52063864A JPS5856090B2 (ja) 1977-05-31 1977-05-31 計量装置における計量デ−タの表示用デ−タへの処理装置

Publications (2)

Publication Number Publication Date
JPS53149048A JPS53149048A (en) 1978-12-26
JPS5856090B2 true JPS5856090B2 (ja) 1983-12-13

Family

ID=13241598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52063864A Expired JPS5856090B2 (ja) 1977-05-31 1977-05-31 計量装置における計量デ−タの表示用デ−タへの処理装置

Country Status (1)

Country Link
JP (1) JPS5856090B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57108995A (en) * 1980-12-25 1982-07-07 Mitsubishi Electric Corp Centralized automatic gage examination device
JPS57157121A (en) * 1981-03-24 1982-09-28 Kubota Ltd Method for displaying weight in electronic scale
JP4729250B2 (ja) * 2003-11-12 2011-07-20 シチズンホールディングス株式会社 電子時計

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929178A (ja) * 1972-07-06 1974-03-15

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929178A (ja) * 1972-07-06 1974-03-15

Also Published As

Publication number Publication date
JPS53149048A (en) 1978-12-26

Similar Documents

Publication Publication Date Title
JPH01265347A (ja) アドレス生成装置
EP0686910A1 (en) Data processing system having a saturation arithmetic operation function
JPS5856090B2 (ja) 計量装置における計量デ−タの表示用デ−タへの処理装置
JPS61500383A (ja) 論理ベクトルの発生確率の変換用および経時変化する発生確率をもつベクトルシ−ケンスの発生用の装置
KR920000417B1 (ko) 연산처리장치
JPS63106848A (ja) 制御装置
US3251042A (en) Digital computer
US4723258A (en) Counter circuit
JPS5819206B2 (ja) 計量装置における計量デ−タの表示用デ−タへの処理方法および処理装置
JP3210356B2 (ja) データのゼロ判定装置
JP2961754B2 (ja) 情報処理装置の並列処理装置
JP2915912B2 (ja) 半導体試験装置のパターンシーケンス制御回路
US5815098A (en) Circuit and method for efficiently expanding compressed data stored in memory
JP3693873B2 (ja) マスクビット数演算装置、ベクトル処理装置、情報処理装置
JPS63250744A (ja) 信号処理lsi
JPS5914061A (ja) メモリバンク切換回路
JPS623371A (ja) ベクトルデ−タ処理装置
JPS62143143A (ja) ブランチトレ−ス制御方式
JPH04329452A (ja) 例外割り込み制御装置
JPS6411972B2 (ja)
JPH10312454A (ja) Simd制御並列プロセッサおよび演算方法
KR950020192A (ko) 디엠에이(dma) 제어기 및 제어방법
JPS62216077A (ja) アドレス発生器
JPS61155791A (ja) 稼動時間測定装置
JPS6353645A (ja) 情報処理装置