JPH03190137A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03190137A JPH03190137A JP33000289A JP33000289A JPH03190137A JP H03190137 A JPH03190137 A JP H03190137A JP 33000289 A JP33000289 A JP 33000289A JP 33000289 A JP33000289 A JP 33000289A JP H03190137 A JPH03190137 A JP H03190137A
- Authority
- JP
- Japan
- Prior art keywords
- film
- holes
- metal
- hole
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000002184 metal Substances 0.000 claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000010030 laminating Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 6
- 239000010949 copper Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052799 carbon Inorganic materials 0.000 abstract description 2
- 229910052802 copper Inorganic materials 0.000 abstract description 2
- 239000010953 base metal Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、半導体装置の多層配線におけるスルーホール
の形成に関し。
の形成に関し。
スルーホール内の金属膜の埋め込みの改善を目的とし。
半導体基板上に絶縁膜を被覆し、更に、該絶縁膜上に第
１の金属膜を積層する工程と、該第１の金属膜上にレジ
ストを塗布し、スルーホールの形成領域をバターニング
して開口する工程と、該レジストをマスクとして、該第
１の金属膜をエツチングし、続いて、該絶縁膜を等方性
エツチングして該絶縁膜を貫通する該スルーホールを開
口すると同時に、該第１の金属膜が該スルーホールのエ
ツジ部分で突出部を形成する工程と、該半導体基板を加
熱し、該第１の金属膜のスルーホールエツジ部分の突出
部を該スルーホール内に溶融軟化して埋め込み、該第１
の金属膜上に第２の金属膜を積層する工程とを含むよう
に構成する。
１の金属膜を積層する工程と、該第１の金属膜上にレジ
ストを塗布し、スルーホールの形成領域をバターニング
して開口する工程と、該レジストをマスクとして、該第
１の金属膜をエツチングし、続いて、該絶縁膜を等方性
エツチングして該絶縁膜を貫通する該スルーホールを開
口すると同時に、該第１の金属膜が該スルーホールのエ
ツジ部分で突出部を形成する工程と、該半導体基板を加
熱し、該第１の金属膜のスルーホールエツジ部分の突出
部を該スルーホール内に溶融軟化して埋め込み、該第１
の金属膜上に第２の金属膜を積層する工程とを含むよう
に構成する。
［産業上の利用分野］
本発明は、半導体装置の多層配線におけるスルーホール
の形成に関する。
の形成に関する。
近年の半導体装置の多層化、微細化に伴って。
スルーホールの系はますます微小となり、導電金属層の
スルーホール内の埋め込み技術が重要となってきている
。
スルーホール内の埋め込み技術が重要となってきている
。
［従来の技術〕
第３図は従来例の説明図である。
図において、１３は半導体基板、１４は下地金属配線、
１５は絶縁膜１１６はレジスト、１７はスルーホール、
１８は上層金属配線である。
１５は絶縁膜１１６はレジスト、１７はスルーホール、
１８は上層金属配線である。
第３図（ａ）に示すように、半導体基板１３上に形成し
た下地金属配線１４の上に絶縁膜１５を被覆し。
た下地金属配線１４の上に絶縁膜１５を被覆し。
レジスト１６を塗布し、スルーホール１７を形成するた
めのパタニングを行う。
めのパタニングを行う。
次に、第３図（ｂ）に示すように、レジス目６をマスク
として、エツチングにより、絶縁膜１５に下地金属配線
１４に達するスルーホール１７を開口する。この場合１
等方性のエツチングを行って、スルーホール１７の側壁
はやや傾斜させる。
として、エツチングにより、絶縁膜１５に下地金属配線
１４に達するスルーホール１７を開口する。この場合１
等方性のエツチングを行って、スルーホール１７の側壁
はやや傾斜させる。
第３図（Ｃ）に示すように、エツチング終了後。
レジスト１７をアッシング等により除去する。
第３図（ｄ）に示すように、絶縁膜１５上に上層金属配
線を形成した場合に、スルーホール１７のエツジ部分で
上層金属配線１８の厚さが薄くなってしまう。所謂、カ
バレッジ（段差被覆性）が悪くなる。
線を形成した場合に、スルーホール１７のエツジ部分で
上層金属配線１８の厚さが薄くなってしまう。所謂、カ
バレッジ（段差被覆性）が悪くなる。
近年のサブミクロンクラスの微小ホールでは。
特にその傾向が激しく、金属量の不足により、接続不良
や、甚だしい場合には断線障害を引き起こす。
や、甚だしい場合には断線障害を引き起こす。
本発明は、コンタクトホール内の接続金属層の埋め込み
技術の改善を目的として提供されるものである。
技術の改善を目的として提供されるものである。
第１図は本発明の原理説明図でる。
図において、１は半導体基板、２は下地金属配線、３は
絶縁膜、４は第１の金属膜、５はレジスト、６はスルー
ホール、７は第２の金属膜である。
絶縁膜、４は第１の金属膜、５はレジスト、６はスルー
ホール、７は第２の金属膜である。
本発明では、スルーホール６形成時に利用した第１の金
属膜４の突出部（ひさし）を、溶融軟化して、スルーホ
ール６内に埋め込み、第２の金属層７の絶対量を補うこ
とにより、上記問題点が解決される。
属膜４の突出部（ひさし）を、溶融軟化して、スルーホ
ール６内に埋め込み、第２の金属層７の絶対量を補うこ
とにより、上記問題点が解決される。
即ち１本発明は、半導体基板１上に絶縁膜３を被覆し、
更に、該絶縁膜３上に第１の金属膜４を積層する工程と
、該第１の金属膜４上にレジスト５を塗布し、スルーホ
ール６の形成領域をパターニングして開口する工程と、
該レジスト５をマスクとして、該第１の金属膜４をエ
ツチングし。
更に、該絶縁膜３上に第１の金属膜４を積層する工程と
、該第１の金属膜４上にレジスト５を塗布し、スルーホ
ール６の形成領域をパターニングして開口する工程と、
該レジスト５をマスクとして、該第１の金属膜４をエ
ツチングし。
続いて、該絶縁膜３を等方性エツチングして該絶縁膜３
を貫通する該スルーホール６を開口すると同時に、該第
１の金属膜４が該スルーホール６のエツジ部分で突出部
を形成する工程と、該半導体基板１を加熱し、該第１の
金属膜４のスルーホールエツジ部分の突出部を該スルー
ホール６内に溶融軟化して埋め込み、該第１の金属膜４
上に第２の金属膜７を積層する工程とを含むことにより
前記目的が達成される。
を貫通する該スルーホール６を開口すると同時に、該第
１の金属膜４が該スルーホール６のエツジ部分で突出部
を形成する工程と、該半導体基板１を加熱し、該第１の
金属膜４のスルーホールエツジ部分の突出部を該スルー
ホール６内に溶融軟化して埋め込み、該第１の金属膜４
上に第２の金属膜７を積層する工程とを含むことにより
前記目的が達成される。
上記のように９本発明によれば、スルーホール上にオー
バーハング状に突出させた金属膜が９例えば高温スパッ
タにより溶融軟化して、スルーホール内に流れ込むこと
により、スルーホール内の金属の絶対量が補償され、ス
ルーホール内を完全に接続金属で埋めることができる。
バーハング状に突出させた金属膜が９例えば高温スパッ
タにより溶融軟化して、スルーホール内に流れ込むこと
により、スルーホール内の金属の絶対量が補償され、ス
ルーホール内を完全に接続金属で埋めることができる。
第１図は本発明の原理説明図兼一実施例の工程順模式断
面図、第２図は本発明に使用した高温スパッタ装置の模
式断面図である。
面図、第２図は本発明に使用した高温スパッタ装置の模
式断面図である。
図において、１は半導体基板、２は下地金属配線、３は
絶縁膜、４は第１の金属膜、５はレジスト、６はスルー
ホール、７は第２の金属膜、８は真空槽、９はターゲッ
ト１０はターゲット保持棒。
絶縁膜、４は第１の金属膜、５はレジスト、６はスルー
ホール、７は第２の金属膜、８は真空槽、９はターゲッ
ト１０はターゲット保持棒。
１１は半導体基板、１２はヒーターブロックである。
第１図（ａ）に示すように、半導体基板１として１例え
ばＳｉ基板上にＡｌ膜をスパッタ法により７．０００人
の厚さに形成し、パターニングして下地金属配線２とす
る。
ばＳｉ基板上にＡｌ膜をスパッタ法により７．０００人
の厚さに形成し、パターニングして下地金属配線２とす
る。
この下地金属配線２を覆って、 Ｓｉ基板上に絶縁膜３
とし”？’、 ＣＶＤ法によりＰＳＧ膜を５００°Ｃで
１μｍの厚さに被覆する。
とし”？’、 ＣＶＤ法によりＰＳＧ膜を５００°Ｃで
１μｍの厚さに被覆する。
更に、 ＰＳＧ膜上に第１の金属膜４として、Ａｌ膜を
スパッタ法により５，０００人の厚さに積層する。
スパッタ法により５，０００人の厚さに積層する。
第１図（ｂ）に示すように、Ａｌ膜４の上に。
レジスト５を塗布し、スルーホール６の形成領域をパタ
ニングして開口する。
ニングして開口する。
第１図（ｃ）に示すように、レジスト５をマスクとして
、Ａｌ膜４を四塩化珪素と塩素（ＳｉＣ１４＋Ｃｈ）の
混合ガスを用いてドライエツチングする。
、Ａｌ膜４を四塩化珪素と塩素（ＳｉＣ１４＋Ｃｈ）の
混合ガスを用いてドライエツチングする。
続いて、第１図（ｄ）に示すように、Ａｌ膜４をマスク
として、 ＰＳＧ膜３を四弗化炭素と酸素（ＣＦ４ ＋
ＯＺ）の混合ガスを用いて等方性エラチングラ行って、
スルーホール６を開口する。この時スルーホール上部に
Ａｌ膜４のひさし状の突出部ができる。
として、 ＰＳＧ膜３を四弗化炭素と酸素（ＣＦ４ ＋
ＯＺ）の混合ガスを用いて等方性エラチングラ行って、
スルーホール６を開口する。この時スルーホール上部に
Ａｌ膜４のひさし状の突出部ができる。
第２図に示した高温バイアススパッタ装置を用いて第２
の金属膜をとしてＡｆｆｉ膜７をスパッタする。
の金属膜をとしてＡｆｆｉ膜７をスパッタする。
ターゲット９には銅（Ｃｕ） ２％を含むＡｊ２膜を使
用し、カーボン製ヒーターブロック１２により、５００
°Ｃに加熱されたＳｉ基板ＩＩ上に一５００■の電圧を
掛けて、第２の金属Ｍ７としてのＡｌ膜をスパッタして
、被覆する。
用し、カーボン製ヒーターブロック１２により、５００
°Ｃに加熱されたＳｉ基板ＩＩ上に一５００■の電圧を
掛けて、第２の金属Ｍ７としてのＡｌ膜をスパッタして
、被覆する。
第１図（ｅ）に示すように、 Ｓｉ基板１３が加熱され
ているため、 Ａｆｆｉ膜４のスルーホール上部に突
出した部分が溶融軟化して、スルーホール・の底部を埋
めるため、その分だけスルーホール内のＡｌ膜の量が補
給され、その上にスパッタされたへｌ膜がスルーホール
内に深く落ち込まず、スルーホールエツジ部分での膜の
厚さの減少が生じない。
ているため、 Ａｆｆｉ膜４のスルーホール上部に突
出した部分が溶融軟化して、スルーホール・の底部を埋
めるため、その分だけスルーホール内のＡｌ膜の量が補
給され、その上にスパッタされたへｌ膜がスルーホール
内に深く落ち込まず、スルーホールエツジ部分での膜の
厚さの減少が生じない。
である。
本発明によれば、高温バイアス久バッタを用いることに
より、金属膜を被覆するときに生ずる金属膜のカバレジ
の不足を補償し、金属配線層の信頼性の向上に寄与する
ところが大きい。
より、金属膜を被覆するときに生ずる金属膜のカバレジ
の不足を補償し、金属配線層の信頼性の向上に寄与する
ところが大きい。
第１図は本発明の原理説明図。
第２図は本発明に使用した装置の模式断面図。
第３図は従来例の説明図である。
図において。
１は半導体基板
３は絶縁膜。
５はレジスト
７は第２の金属膜。
９はターゲット。
１１は半導体基板。
２は下地金属配線。
４は第１の金属膜。
６はスルーホール。
８は真空槽。
１０はターゲット保持棒。
１２はヒーターブロック
本命１月の斥Ｊ里江明図
本発明りＧｅ用り丁−バイアスズバ・／７裟Ｉの・模、
へ町面口笛 図
へ町面口笛 図
Claims (1)
- 【特許請求の範囲】 半導体基板（１）上に絶縁膜（３）を被覆し、更に、
該絶縁膜（３）上に第１の金属膜（４）を積層する工程
と、該第１の金属膜（４）上にレジスト（５）を塗布し
、スルーホール（６）の形成領域をパターニングして開
口する工程と、 該レジスト（５）をマスクとして、該第１の金属膜（４
）をエッチングし、続いて、該絶縁膜（３）を等方性エ
ッチングして該絶縁膜（３）を貫通する該スルーホール
（６）を開口すると同時に、該第１の金属膜（４）が該
スルーホール（６）のエッジ部分で突出部を形成する工
程と、 該半導体基板（１）を加熱し、該第１の金属膜（４）の
スルーホールエッジ部分の突出部を該スルーホール（６
）内に溶融軟化して埋め込み、該第１の金属膜（４）上
に第２の金属膜（７）を積層する工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33000289A JPH03190137A (ja) | 1989-12-19 | 1989-12-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33000289A JPH03190137A (ja) | 1989-12-19 | 1989-12-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03190137A true JPH03190137A (ja) | 1991-08-20 |
Family
ID=18227670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33000289A Pending JPH03190137A (ja) | 1989-12-19 | 1989-12-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03190137A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100274348B1 (ko) * | 1997-12-30 | 2001-01-15 | 김영환 | 반도체소자의금속배선형성방법 |
-
1989
- 1989-12-19 JP JP33000289A patent/JPH03190137A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100274348B1 (ko) * | 1997-12-30 | 2001-01-15 | 김영환 | 반도체소자의금속배선형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02276232A (ja) | 半導体装置の製造方法 | |
| JPH02237135A (ja) | 半導体装置の製造方法 | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| JPH03190137A (ja) | 半導体装置の製造方法 | |
| JPS5999718A (ja) | 半導体装置 | |
| JPH05182966A (ja) | 多層配線形成方法 | |
| JPH08288385A (ja) | 半導体装置の製造方法 | |
| JPH0388351A (ja) | 半導体装置の製造方法 | |
| JPH0536839A (ja) | 半導体装置の製造方法 | |
| JPH07147225A (ja) | 半導体装置およびその製造方法 | |
| JPS6322067B2 (ja) | ||
| KR100191709B1 (ko) | 미세 콘택홀의 형성방법 | |
| JPH0567611A (ja) | 半導体装置及びその製造方法 | |
| JPH0567687A (ja) | 半導体装置及びその製造方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPH07245345A (ja) | 配線形成法 | |
| JPS6155943A (ja) | 半導体装置の製造方法 | |
| JPS60251645A (ja) | 半導体基板の多層配線形成方法 | |
| JPH03149826A (ja) | 半導体装置の製造方法 | |
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| JPS61292916A (ja) | コンタクト孔形成法 | |
| JPS5856438A (ja) | 半導体装置の製造方法 | |
| JPS62166547A (ja) | 多層配線構造体の形成方法 | |
| JPH05235175A (ja) | 半導体装置の製造方法 |