JPH03185731A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03185731A JPH03185731A JP32512889A JP32512889A JPH03185731A JP H03185731 A JPH03185731 A JP H03185731A JP 32512889 A JP32512889 A JP 32512889A JP 32512889 A JP32512889 A JP 32512889A JP H03185731 A JPH03185731 A JP H03185731A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- insulating protective
- bump
- opening
- organic insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 230000001681 protective effect Effects 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 7
- 230000002950 deficient Effects 0.000 abstract 1
- 238000013518 transcription Methods 0.000 abstract 1
- 230000035897 transcription Effects 0.000 abstract 1
- 230000035882 stress Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にバンプ（突起電極〉を
用いて電気的接続をとる半導体装置のポンディングパッ
ド部の構造に関する。
用いて電気的接続をとる半導体装置のポンディングパッ
ド部の構造に関する。
従来、この種の最も一般的な半導体装置は第３図に示す
ように、既に回路形成済の半導体基板３１の無機絶縁保
護膜３４に設けられた開口部３６を通じて、Ａ４７等か
らなる金属配線層３３上にＴｉ−Ｐｔ−＾ＵやＴｉ−Ｗ
等からなるバリア金属層３８をスパッタ法等で形成し、
さらに厚膜フォトレジスト等を用いてメツキ法等で開口
部３６の上部にＡｕ等のバンプ３７を形成し、その後フ
ォトレジストを除去してバンプ３７をレジストの代わり
にしてバリア金属層３８の不要な箇所を除去してバンプ
付半導体装置とし、ＴＡＢ等のフィルムキャリアや回路
基板の外部導出用リードと上記バンプとを接合して用い
られていた。
ように、既に回路形成済の半導体基板３１の無機絶縁保
護膜３４に設けられた開口部３６を通じて、Ａ４７等か
らなる金属配線層３３上にＴｉ−Ｐｔ−＾ＵやＴｉ−Ｗ
等からなるバリア金属層３８をスパッタ法等で形成し、
さらに厚膜フォトレジスト等を用いてメツキ法等で開口
部３６の上部にＡｕ等のバンプ３７を形成し、その後フ
ォトレジストを除去してバンプ３７をレジストの代わり
にしてバリア金属層３８の不要な箇所を除去してバンプ
付半導体装置とし、ＴＡＢ等のフィルムキャリアや回路
基板の外部導出用リードと上記バンプとを接合して用い
られていた。
また上述の半導体装置は拡散工程によってバンプを形成
するものであるが、第４図のようにメツキ用マスク基板
に予めバンプを形成しておき、半導体装置のポンディン
グパッド部４６や外部導出用リードに直接転写させてバ
ンプ４７を設ける転写法、第５図のようにワイヤーボン
ディング装置を用いてボール部のみを直接ポンディング
パッド部５６に接合しバンプ５−７を設けるボールバン
プ法、第６図のようにフィルムキャリア等の外部導出用
リード６８の先端部にエツチングあるいはメツキ法によ
りバンプ６７を設ける方法等も用いられていた。
するものであるが、第４図のようにメツキ用マスク基板
に予めバンプを形成しておき、半導体装置のポンディン
グパッド部４６や外部導出用リードに直接転写させてバ
ンプ４７を設ける転写法、第５図のようにワイヤーボン
ディング装置を用いてボール部のみを直接ポンディング
パッド部５６に接合しバンプ５−７を設けるボールバン
プ法、第６図のようにフィルムキャリア等の外部導出用
リード６８の先端部にエツチングあるいはメツキ法によ
りバンプ６７を設ける方法等も用いられていた。
上述した従来の半導体装置は、バンプを形成する際の各
種金属層の残留応力や、ボンディング時の熱圧着による
熱応力や機械的応力を受けるために、ボンディング時に
金属配線層の開口部もしくはポンディングパッド部下の
無機絶縁層や半導体基板にクラックを生じ、電気特性不
良や基板がらバンプが剥離してしまう不良が発生すると
いう欠点がある。
種金属層の残留応力や、ボンディング時の熱圧着による
熱応力や機械的応力を受けるために、ボンディング時に
金属配線層の開口部もしくはポンディングパッド部下の
無機絶縁層や半導体基板にクラックを生じ、電気特性不
良や基板がらバンプが剥離してしまう不良が発生すると
いう欠点がある。
本発明の半導体装置は、半導体基板上の絶縁保護膜に開
口部を設け、開口部を通じて金属配線層とバンプ（突起
電極）とを電気的接合する半導体装置において、少なく
とも絶縁保護膜の開口部縁端の最表層は有機絶縁保護膜
で被覆し、かつ開口部縁端は金属配線層に対し７５度以
下の傾斜角を成すよう形成していることを特徴とする。
口部を設け、開口部を通じて金属配線層とバンプ（突起
電極）とを電気的接合する半導体装置において、少なく
とも絶縁保護膜の開口部縁端の最表層は有機絶縁保護膜
で被覆し、かつ開口部縁端は金属配線層に対し７５度以
下の傾斜角を成すよう形成していることを特徴とする。
また、有機絶縁保護膜の開口部縁端が金属配線等とバン
プとの接合領域と一致ないしその内側に位置するように
開口部を形成したことを特徴とする。
プとの接合領域と一致ないしその内側に位置するように
開口部を形成したことを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の縦断面図である。図示
のように絶縁保護膜は開口部（ポンディングパッド部１
６〉を有しており、５ｉ０２及びＳｉＮの二層膜から成
る無機絶縁保護Ｍ１４の開口部縁端はポリイミド系樹脂
から成る有機絶縁保護膜１５により被覆されている。ま
た、有機絶縁保護膜１５の開口部縁端はＡＩ！よ、り戒
る金属配線層１３に対して約６０度の傾斜角をもってテ
ーパーエツチング加工されている。また本実施例では転
写法によりＡｕバンプ■７をポンディングパッド部１６
に接合しており、バンプ１７の接合領域は有機絶縁保護
膜の開口部とほぼ一致するように設計されている。
のように絶縁保護膜は開口部（ポンディングパッド部１
６〉を有しており、５ｉ０２及びＳｉＮの二層膜から成
る無機絶縁保護Ｍ１４の開口部縁端はポリイミド系樹脂
から成る有機絶縁保護膜１５により被覆されている。ま
た、有機絶縁保護膜１５の開口部縁端はＡＩ！よ、り戒
る金属配線層１３に対して約６０度の傾斜角をもってテ
ーパーエツチング加工されている。また本実施例では転
写法によりＡｕバンプ■７をポンディングパッド部１６
に接合しており、バンプ１７の接合領域は有機絶縁保護
膜の開口部とほぼ一致するように設計されている。
このような構造をとることにより、後にフィルムキャリ
ア等の外部導出用リードとバンプとの接合時に押圧する
ことでリードがバンプに埋まり、バンプが横方向に変形
する際の応力が緩和される。すなわち、バンプは変形す
るが有機絶縁保護膜縁端の傾斜に沿うように応力が逃げ
、金属配線層から有機絶縁保護膜を引き剥がすような力
がかかりにくくなる。また半導体基板方向にかかる応力
も有機材料の弾性率が低いためにクツション効果で吸収
され、著しく低減させることができる。
ア等の外部導出用リードとバンプとの接合時に押圧する
ことでリードがバンプに埋まり、バンプが横方向に変形
する際の応力が緩和される。すなわち、バンプは変形す
るが有機絶縁保護膜縁端の傾斜に沿うように応力が逃げ
、金属配線層から有機絶縁保護膜を引き剥がすような力
がかかりにくくなる。また半導体基板方向にかかる応力
も有機材料の弾性率が低いためにクツション効果で吸収
され、著しく低減させることができる。
一方、従来の半導体装置の場合（第３図〜第６図）は、
リード接合時の押圧の応力が直接無機絶縁保護膜縁端や
半導体基板側に伝わり、金属配線層下の無機絶縁層や半
導体基板にクラックを生じ不良が発生することになる。
リード接合時の押圧の応力が直接無機絶縁保護膜縁端や
半導体基板側に伝わり、金属配線層下の無機絶縁層や半
導体基板にクラックを生じ不良が発生することになる。
また以上の説明より、有機絶縁保護膜を単に形成するだ
けでは充分な効果が得られないことは容易に理解される
。すなわち、有機絶縁保護膜の開口部縁端とバンプとの
位置が離れすぎても、あるいは開口部縁端と金属配線層
と威す傾斜角θがきつくても充分な効果は得られない。
けでは充分な効果が得られないことは容易に理解される
。すなわち、有機絶縁保護膜の開口部縁端とバンプとの
位置が離れすぎても、あるいは開口部縁端と金属配線層
と威す傾斜角θがきつくても充分な効果は得られない。
発明者らが鋭意検討を重ねた結果、傾斜角θが７５度以
下で充分な効果が得られることが判明した。その結果を
第７図に示す。また傾斜角θはその角度が小さ過ぎる場
合加工精度が悪くなることに問題を生じるため３０度以
上ある方が望ましいことも判明した。
下で充分な効果が得られることが判明した。その結果を
第７図に示す。また傾斜角θはその角度が小さ過ぎる場
合加工精度が悪くなることに問題を生じるため３０度以
上ある方が望ましいことも判明した。
なお、本実施例では有機絶縁保護膜にポリイミド系樹脂
を用いているが、これは加工性や耐熱性、絶縁性等の面
から現状では最も望ましいものとして選択したものであ
るが、上述の条件を満たすものであれば特に限定される
ものではない。
を用いているが、これは加工性や耐熱性、絶縁性等の面
から現状では最も望ましいものとして選択したものであ
るが、上述の条件を満たすものであれば特に限定される
ものではない。
第２図は本発明の第２の実施例の縦断面図である。本実
施例では有機絶縁保護膜２５の開口部縁端がバンプ２７
と金属配線層２３との接合領域より内側に位置するよに
設けてあり、またその傾斜角θ２８は４５度に設計した
く先に述べた通り、傾斜角は７５度以下であれば特に限
定されるものではない〉。また、バンプ２７はボールバ
ンプ方式で＾Ｕバンプを接合した。
施例では有機絶縁保護膜２５の開口部縁端がバンプ２７
と金属配線層２３との接合領域より内側に位置するよに
設けてあり、またその傾斜角θ２８は４５度に設計した
く先に述べた通り、傾斜角は７５度以下であれば特に限
定されるものではない〉。また、バンプ２７はボールバ
ンプ方式で＾Ｕバンプを接合した。
このような構造をとることで、フィルムキャリア等の外
部導出用リードをバンプに接合する際の半導体基板方向
への応力は第１の実施例よりもさらに緩和され、クラッ
ク不良防止効果を高めることができる利点がある。
部導出用リードをバンプに接合する際の半導体基板方向
への応力は第１の実施例よりもさらに緩和され、クラッ
ク不良防止効果を高めることができる利点がある。
以上説明したように本発明は、金属配線層上の絶縁保護
膜の少なくとも開口部周辺の最表層を有機絶縁保護膜で
被覆し、さらに上記開口部縁端は金属配線層に対し、７
５度以下の傾斜角を成すよう形成することにより、バン
プ（突起電極〉と金属配線層との接合時の応力を大幅に
緩和し、金属配線層下の無機絶縁層や半導体基板のクラ
ックを防止し、電気的不良やバンプ剥離不良発生を防止
できる効果がある。
膜の少なくとも開口部周辺の最表層を有機絶縁保護膜で
被覆し、さらに上記開口部縁端は金属配線層に対し、７
５度以下の傾斜角を成すよう形成することにより、バン
プ（突起電極〉と金属配線層との接合時の応力を大幅に
緩和し、金属配線層下の無機絶縁層や半導体基板のクラ
ックを防止し、電気的不良やバンプ剥離不良発生を防止
できる効果がある。
第１図は本発明の第１の実施例の縦断面図、第２図は本
発明の第２の実施例の縦断面図、第３図〜第６図はそれ
ぞれ従来の半導体装置の縦断面図、第７図は本発明にお
ける有機絶縁保護膜の開口部縁端と金属配線との成す傾
斜角とクラック不良発生率との相関を調査した結果を示
す図である。 １１．２１，３１，４１．５１．６１・・・半導体基板
、１２，２２，３２，４２，５２．６２・・・無機絶縁
層、１３，２３，３３，４３，５３．６３・・・金属配
線層、１４，２４，３４．４４，５４．。 ６４・・・無機絶縁保護膜、１５．２５・・・有機絶縁
保護膜、１６，２６，４６，５６．６６・・・ポンディ
ングパッド部、３６・・・開口部、１７，２７゜３７．
４７，５７．６７・・・バンプ、１８．２８・・・傾斜
角θ、３８・・・バリア金属層、６８・・・外部導内用
リード。
発明の第２の実施例の縦断面図、第３図〜第６図はそれ
ぞれ従来の半導体装置の縦断面図、第７図は本発明にお
ける有機絶縁保護膜の開口部縁端と金属配線との成す傾
斜角とクラック不良発生率との相関を調査した結果を示
す図である。 １１．２１，３１，４１．５１．６１・・・半導体基板
、１２，２２，３２，４２，５２．６２・・・無機絶縁
層、１３，２３，３３，４３，５３．６３・・・金属配
線層、１４，２４，３４．４４，５４．。 ６４・・・無機絶縁保護膜、１５．２５・・・有機絶縁
保護膜、１６，２６，４６，５６．６６・・・ポンディ
ングパッド部、３６・・・開口部、１７，２７゜３７．
４７，５７．６７・・・バンプ、１８．２８・・・傾斜
角θ、３８・・・バリア金属層、６８・・・外部導内用
リード。
Claims (1)
- 【特許請求の範囲】 １、半導体基板上の絶縁保護膜に開口部を設け、前記開
口部を通じて金属配線層とバンプ（突起電極）とを電気
的接合する半導体装置において、少なくとも前記絶縁保
護膜の開口部縁端の最表層は有機絶縁保護膜で被覆し、
かつ上記開口部縁端は金属配線層に対し７５度以下の傾
斜角を成すよう形成したことを特徴とする半導体装置。 ２、有機絶縁保護膜の開口部縁端が金属配線等とバンプ
との接合領域と一致ないしその内側に位置するように開
口部を形成したことを特徴とする請求項１記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32512889A JPH03185731A (ja) | 1989-12-14 | 1989-12-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32512889A JPH03185731A (ja) | 1989-12-14 | 1989-12-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03185731A true JPH03185731A (ja) | 1991-08-13 |
Family
ID=18173391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32512889A Pending JPH03185731A (ja) | 1989-12-14 | 1989-12-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03185731A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0820097A1 (en) * | 1996-07-15 | 1998-01-21 | Dow Corning Corporation | Semiconductor chips with bond pads suitable for improved die testing |
-
1989
- 1989-12-14 JP JP32512889A patent/JPH03185731A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0820097A1 (en) * | 1996-07-15 | 1998-01-21 | Dow Corning Corporation | Semiconductor chips with bond pads suitable for improved die testing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7659142B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| JP3386029B2 (ja) | フリップチップ型半導体装置及びその製造方法 | |
| KR20010060374A (ko) | 기계적으로 로버스트 패드 인터페이스 및 방법 | |
| JP3450238B2 (ja) | 半導体装置及びその製造方法 | |
| KR20000011717A (ko) | 반도체장치의제조방법 | |
| JPH0373136B2 (ja) | ||
| US20090174061A1 (en) | Semiconductor Device | |
| KR101071074B1 (ko) | 반도체 디바이스 제조 방법 | |
| JP2006294704A (ja) | 半導体装置 | |
| EP0890981B1 (en) | Enhanced underfill adhesion of flip chips | |
| US7088007B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| JP2718854B2 (ja) | 半導体装置 | |
| JP2005354120A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JP3261912B2 (ja) | バンプ付き半導体装置およびその製造方法 | |
| JP4185688B2 (ja) | ウェハーレベルチップスケールパッケージ及びその製造方法 | |
| JPH0547842A (ja) | 半導体装置 | |
| JPH03185731A (ja) | 半導体装置 | |
| JP2674567B2 (ja) | 半導体装置 | |
| JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
| JP3710292B2 (ja) | フェイスダウン実装構造 | |
| JP2514291B2 (ja) | 半導体回路装置の製造方法 | |
| JPH0529376A (ja) | 半導体装置のボンデイングパツド | |
| KR100343454B1 (ko) | 웨이퍼 레벨 패키지 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 |