JP2005354120A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2005354120A JP2005354120A JP2005263706A JP2005263706A JP2005354120A JP 2005354120 A JP2005354120 A JP 2005354120A JP 2005263706 A JP2005263706 A JP 2005263706A JP 2005263706 A JP2005263706 A JP 2005263706A JP 2005354120 A JP2005354120 A JP 2005354120A
- Authority
- JP
- Japan
- Prior art keywords
- conductive foil
- intermediate layer
- passivation film
- electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 熱ストレスを効果的に吸収することができる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【解決手段】 電極１４を有する半導体素子１２と、それぞれの電極１４の少なくとも一部を避けて半導体素子１２の表面上に設けられるパッシベーション膜１１と、パッシベーション膜１１が形成された面の上方において、厚み方向に所定の間隔をあけて設けられる導電箔２２と、導電箔２２上に形成される外部電極２６と、パッシベーション膜１１と導電箔２２との間に形成されるとともに導電箔２２を支持する中間層１６と、電極１４と導電箔２２とを電気的に接続する配線１８と、を有し、中間層１６には、導電箔２２における外部電極２６との接合部を含む領域の下方に、パッシベーション膜１１側から導電箔２２側に近づくに従い開口領域が広くなる凹部１６ａが形成されている。
【選択図】 図１
【解決手段】 電極１４を有する半導体素子１２と、それぞれの電極１４の少なくとも一部を避けて半導体素子１２の表面上に設けられるパッシベーション膜１１と、パッシベーション膜１１が形成された面の上方において、厚み方向に所定の間隔をあけて設けられる導電箔２２と、導電箔２２上に形成される外部電極２６と、パッシベーション膜１１と導電箔２２との間に形成されるとともに導電箔２２を支持する中間層１６と、電極１４と導電箔２２とを電気的に接続する配線１８と、を有し、中間層１６には、導電箔２２における外部電極２６との接合部を含む領域の下方に、パッシベーション膜１１側から導電箔２２側に近づくに従い開口領域が広くなる凹部１６ａが形成されている。
【選択図】 図１
Description
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
半導体装置の高密度実装を追求すると、ベアチップ実装が理想的である。しかしながら、ベアチップは、品質の保証及び取り扱いが難しい。そこで、ＣＳＰ（Chip Scale/Size Package）が適用された半導体装置が開発されている。ＣＳＰについては正式な定義はないが、一般に、パッケージサイズがＩＣチップと同じか、ＩＣチップよりわずかに大きいＩＣパッケージと解されている。高密度実装を推進するためには、ＣＳＰ技術の開発が重要である。ＣＳＰに関する従来例を開示する刊行物として、国際公開ＷＯ９５／０８８５６号公報がある。
これによれば、外部電極を有する基板と半導体チップとの間にギャップが形成され、このギャップに樹脂が注入される。この樹脂は、硬化したときに弾力性を有するものである。この弾力性を有する樹脂によって、外部電極に加えられた応力（熱ストレス）が吸収される。なお、この応力は、半導体装置と、この半導体装置が実装される回路基板との熱膨張率の差によって生じる。
しかしながら、半導体チップの基板との間に注入される樹脂は、極めて薄いために十分な熱ストレスの吸収がなされていなかった。
本発明は、この問題点を解決するものであり、その目的は、熱ストレスを効果的に吸収することができる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
特表２００２−５１３５１０号公報
（１）本発明に係る半導体装置は、電極を有する半導体素子と、
それぞれの電極の少なくとも一部を避けて前記半導体素子の表面上に設けられるパッシベーション膜と、
前記パッシベーション膜が形成された面の上方において、厚み方向に所定の間隔をあけて設けられる導電箔と、
前記導電箔上に形成される外部電極と、
前記パッシベーション膜と前記導電箔との間に形成されるとともに前記導電箔を支持する中間層と、
前記電極と前記導電箔とを電気的に接続する配線と、を有し、
前記中間層には、前記導電箔における前記外部電極との接合部を含む領域の下方に、前記パッシベーション膜側から前記導電箔側に近づくに従い開口領域が広くなる凹部が形成されている。本発明に係る「半導体素子」は、半導体チップにとどまらず、個片になっていないウエーハ状のものを指す場合もある。すなわちここでいう半導体素子とは、例えばシリコンからなるベース基板状に切り離したとしても使える所定の回路が形成されていれば良く、切り離されて個片となっているかそれとも一体となっているかについては特に限定する必要はない。本発明によれば、外部電極が導電箔に形成され、導電箔は中間層にて支持されている。中間層には凹部が形成され、凹部の上方に外部電極が位置している。すなわち、外部電極が中間層に直接支持されずに、中間層から浮いた状態になっている。このことによって、外部電極は比較的自由に動くことができるので、回路基板との熱膨張率の差によって生じた応力（熱ストレス）を吸収することができる。
（２）前記凹部内には、前記中間層よりもヤング率が低い樹脂が充填されていてもよい。こうすることで、凹部の空間を埋めることができるので、リフロー工程などの加熱時に、水蒸気の膨張によるクラックを防止することができる。
（３）前記配線は、前記パッシベーション膜が形成された面上に形成されるとともに前記中間層の凹部の底面に位置し、
前記樹脂は、導電フィラーが添加されたものであって、前記配線と前記導電箔とを電気的に接続されていてもよい。
（４）前記中間層は、前記電極と前記導電箔との間に傾斜面を有し、
前記配線は、前記傾斜面を通って前記電極と前記導電箔とを電気的に接続してもよい。
（５）前記中間層は、柔軟性を有する材料から形成されてもよい。こうすることで、中間層自体によっても応力を緩和することができる。
（６）前記導電箔は、前記凹部の開口領域の内側の位置であって前記外部電極との接続部を避ける位置に、穴を有してもよい。こうすることで、導電箔が変形しやすくなり、導電箔によって応力を吸収することができる。
（７）本発明において、前記導電箔が形成された基板が、前記導電箔が形成された面を前記中間層に向けて設けられており、
前記基板は、前記凹部の上方に貫通穴を有し、
前記貫通穴を介して前記導電箔に前記外部電極が形成されてもよい。これによれば、導電箔上が基板にて覆われて保護される。
（８）本発明において、前記中間層と前記導電箔との間に、柔軟性を有する材料から形成される基板が設けられ、
前記基板は、前記凹部の上方を除く領域に貫通穴を有し、
前記貫通穴を介して前記配線と前記導電箔とが電気的に接続されてもよい。
（９）前記導電箔と前記配線とは、一体的に形成されていてもよい。
（１０）前記導電箔と前記配線とは、別体であってもよい。
（１１）本発明に係る半導体装置の製造方法は、電極を有し、それぞれの電極の少なくとも一部を避けて表面上にパッシベーション膜が設けられた半導体素子を用意する工程と、
前記パッシベーション膜が形成された面の上方に、厚み方向に所定の間隔をあけて導電箔を設け、前記パッシベーション膜と前記導電箔との間に前記導電箔を支持する中間層を形成し、前記中間層に、前記電極を避ける位置でくぼむ凹部を形成する工程と、
前記電極と前記導電箔とを電気的に接続する配線を形成する工程と、
前記導電箔における前記凹部の上方位置に外部電極を形成する工程と、
を含む。本発明によって製造される半導体装置によれば、外部電極が導電箔に形成され、導電箔は中間層にて支持されている。中間層には凹部が形成され、凹部の上方に外部電極が位置している。すなわち、外部電極が中間層に直接支持されずに、中間層から浮いた状態になっている。このことによって、外部電極は比較的自由に動くことができるので、回路基板との熱膨張率の差によって生じた応力（熱ストレス）を吸収することができる。
（１２）本発明において、貫通穴を有し、かつ、前記貫通穴上を含めて前記導電箔が貼り付けられた基板を用意し、
前記パッシベーション膜が形成された面上に前記中間層を形成し、前記中間層に前記凹部を形成し、
その後、前記貫通穴を前記凹部の上方に位置させて、かつ、前記導電箔を前記凹部に対向させて、前記基板を前記中間層に載せ、
前記貫通穴を介して前記導電箔に前記外部電極を形成してもよい。これによれば、導電箔が基板に貼り付けられているので、導電箔を形成する工程を簡単に行うことができる。
（１３）本発明において、柔軟性を有する材料から形成されて貫通穴を有する基板を用意し、
前記パッシベーション膜が形成された面上に前記中間層を形成し、前記中間層に前記凹部を形成し、かつ、前記中間層に前記配線を形成し、
前記配線上に前記貫通穴を位置させて前記基板を前記中間層に載せ、前記基板に前記導電箔を形成し、前記貫通穴を介して前記配線と前記導電箔とを電気的に接続してもよい。
これによれば、導電箔が基板に貼り付けられているので、導電箔を形成する工程を簡単に行うことができる。
（１４）前記パッシベーション膜が形成された面上に前記中間層を形成し、前記中間層に前記導電箔を形成し、前記導電箔に穴を形成し、前記穴を介して前記中間層をエッチングして前記凹部を形成してもよい。
（１５）前記中間層は、前記半導体素子のエッチングが不可能な条件下で、エッチング可能な材料で形成されてもよい。こうすることで、中間層をエッチングするときに、半導体素子の表面もエッチングされることを防止できる。
（１６）前記パッシベーション膜は、前記中間層のエッチング条件下でエッチングされるものであり、
前記パシベーション膜上に、前記中間層のエッチング条件下でエッチングされにくい材料からなる被覆層を形成し、前記被覆層に前記中間層を形成し、前記中間層に前記導電箔を形成し、前記導電箔に穴を形成し、前記穴を介して前記中間層をエッチングして前記凹部を形成してもよい。このように、パシベーション膜に被覆層を形成することで、パシベーション膜のエッチングを防止することができる。
（１７）前記パッシベーション膜は、前記中間層のエッチング条件下でエッチングされるものであり、
前記パシベーション膜上に、前記中間層のエッチング条件下でエッチングされにくい材料からなる第１の被覆層を形成し、
前記第１の被覆層上に前記中間層を形成し、
前記中間層上に前記導電箔及び配線を形成するとともに前記導電箔に穴を形成し、
前記配線上にソルダレジスト層を形成し、
前記ソルダレジスト層上に、前記中間層のエッチング条件下でエッチングされにくい材料からなる第２の被覆層を形成し、
前記導電箔の穴を介して前記導電箔の下に至るまで前記中間層をエッチングしてもよい。
（１８）前記中間層をエッチングする工程の前に、前記導電箔に前記外部電極を形成し、前記外部電極に、前記中間層のエッチング条件下でエッチングされにくい材料からなる電極被覆層を形成する工程を含んでもよい。これによれば、外部電極を形成してから、中間層をエッチングして凹部を形成する。したがって、外部電極の形成により生じる残渣を除去してからエッチングを行えるので、残渣が凹部に残らない。
（１９）本発明では、前記凹部に、前記中間層よりもヤング率が低い樹脂を充填する工程を含んでもよい。
（２０）本発明に係る回路基板には、上記半導体装置が実装される。
（２１）本発明に係る電子機器は、上記回路基板を有する。
それぞれの電極の少なくとも一部を避けて前記半導体素子の表面上に設けられるパッシベーション膜と、
前記パッシベーション膜が形成された面の上方において、厚み方向に所定の間隔をあけて設けられる導電箔と、
前記導電箔上に形成される外部電極と、
前記パッシベーション膜と前記導電箔との間に形成されるとともに前記導電箔を支持する中間層と、
前記電極と前記導電箔とを電気的に接続する配線と、を有し、
前記中間層には、前記導電箔における前記外部電極との接合部を含む領域の下方に、前記パッシベーション膜側から前記導電箔側に近づくに従い開口領域が広くなる凹部が形成されている。本発明に係る「半導体素子」は、半導体チップにとどまらず、個片になっていないウエーハ状のものを指す場合もある。すなわちここでいう半導体素子とは、例えばシリコンからなるベース基板状に切り離したとしても使える所定の回路が形成されていれば良く、切り離されて個片となっているかそれとも一体となっているかについては特に限定する必要はない。本発明によれば、外部電極が導電箔に形成され、導電箔は中間層にて支持されている。中間層には凹部が形成され、凹部の上方に外部電極が位置している。すなわち、外部電極が中間層に直接支持されずに、中間層から浮いた状態になっている。このことによって、外部電極は比較的自由に動くことができるので、回路基板との熱膨張率の差によって生じた応力（熱ストレス）を吸収することができる。
（２）前記凹部内には、前記中間層よりもヤング率が低い樹脂が充填されていてもよい。こうすることで、凹部の空間を埋めることができるので、リフロー工程などの加熱時に、水蒸気の膨張によるクラックを防止することができる。
（３）前記配線は、前記パッシベーション膜が形成された面上に形成されるとともに前記中間層の凹部の底面に位置し、
前記樹脂は、導電フィラーが添加されたものであって、前記配線と前記導電箔とを電気的に接続されていてもよい。
（４）前記中間層は、前記電極と前記導電箔との間に傾斜面を有し、
前記配線は、前記傾斜面を通って前記電極と前記導電箔とを電気的に接続してもよい。
（５）前記中間層は、柔軟性を有する材料から形成されてもよい。こうすることで、中間層自体によっても応力を緩和することができる。
（６）前記導電箔は、前記凹部の開口領域の内側の位置であって前記外部電極との接続部を避ける位置に、穴を有してもよい。こうすることで、導電箔が変形しやすくなり、導電箔によって応力を吸収することができる。
（７）本発明において、前記導電箔が形成された基板が、前記導電箔が形成された面を前記中間層に向けて設けられており、
前記基板は、前記凹部の上方に貫通穴を有し、
前記貫通穴を介して前記導電箔に前記外部電極が形成されてもよい。これによれば、導電箔上が基板にて覆われて保護される。
（８）本発明において、前記中間層と前記導電箔との間に、柔軟性を有する材料から形成される基板が設けられ、
前記基板は、前記凹部の上方を除く領域に貫通穴を有し、
前記貫通穴を介して前記配線と前記導電箔とが電気的に接続されてもよい。
（９）前記導電箔と前記配線とは、一体的に形成されていてもよい。
（１０）前記導電箔と前記配線とは、別体であってもよい。
（１１）本発明に係る半導体装置の製造方法は、電極を有し、それぞれの電極の少なくとも一部を避けて表面上にパッシベーション膜が設けられた半導体素子を用意する工程と、
前記パッシベーション膜が形成された面の上方に、厚み方向に所定の間隔をあけて導電箔を設け、前記パッシベーション膜と前記導電箔との間に前記導電箔を支持する中間層を形成し、前記中間層に、前記電極を避ける位置でくぼむ凹部を形成する工程と、
前記電極と前記導電箔とを電気的に接続する配線を形成する工程と、
前記導電箔における前記凹部の上方位置に外部電極を形成する工程と、
を含む。本発明によって製造される半導体装置によれば、外部電極が導電箔に形成され、導電箔は中間層にて支持されている。中間層には凹部が形成され、凹部の上方に外部電極が位置している。すなわち、外部電極が中間層に直接支持されずに、中間層から浮いた状態になっている。このことによって、外部電極は比較的自由に動くことができるので、回路基板との熱膨張率の差によって生じた応力（熱ストレス）を吸収することができる。
（１２）本発明において、貫通穴を有し、かつ、前記貫通穴上を含めて前記導電箔が貼り付けられた基板を用意し、
前記パッシベーション膜が形成された面上に前記中間層を形成し、前記中間層に前記凹部を形成し、
その後、前記貫通穴を前記凹部の上方に位置させて、かつ、前記導電箔を前記凹部に対向させて、前記基板を前記中間層に載せ、
前記貫通穴を介して前記導電箔に前記外部電極を形成してもよい。これによれば、導電箔が基板に貼り付けられているので、導電箔を形成する工程を簡単に行うことができる。
（１３）本発明において、柔軟性を有する材料から形成されて貫通穴を有する基板を用意し、
前記パッシベーション膜が形成された面上に前記中間層を形成し、前記中間層に前記凹部を形成し、かつ、前記中間層に前記配線を形成し、
前記配線上に前記貫通穴を位置させて前記基板を前記中間層に載せ、前記基板に前記導電箔を形成し、前記貫通穴を介して前記配線と前記導電箔とを電気的に接続してもよい。
これによれば、導電箔が基板に貼り付けられているので、導電箔を形成する工程を簡単に行うことができる。
（１４）前記パッシベーション膜が形成された面上に前記中間層を形成し、前記中間層に前記導電箔を形成し、前記導電箔に穴を形成し、前記穴を介して前記中間層をエッチングして前記凹部を形成してもよい。
（１５）前記中間層は、前記半導体素子のエッチングが不可能な条件下で、エッチング可能な材料で形成されてもよい。こうすることで、中間層をエッチングするときに、半導体素子の表面もエッチングされることを防止できる。
（１６）前記パッシベーション膜は、前記中間層のエッチング条件下でエッチングされるものであり、
前記パシベーション膜上に、前記中間層のエッチング条件下でエッチングされにくい材料からなる被覆層を形成し、前記被覆層に前記中間層を形成し、前記中間層に前記導電箔を形成し、前記導電箔に穴を形成し、前記穴を介して前記中間層をエッチングして前記凹部を形成してもよい。このように、パシベーション膜に被覆層を形成することで、パシベーション膜のエッチングを防止することができる。
（１７）前記パッシベーション膜は、前記中間層のエッチング条件下でエッチングされるものであり、
前記パシベーション膜上に、前記中間層のエッチング条件下でエッチングされにくい材料からなる第１の被覆層を形成し、
前記第１の被覆層上に前記中間層を形成し、
前記中間層上に前記導電箔及び配線を形成するとともに前記導電箔に穴を形成し、
前記配線上にソルダレジスト層を形成し、
前記ソルダレジスト層上に、前記中間層のエッチング条件下でエッチングされにくい材料からなる第２の被覆層を形成し、
前記導電箔の穴を介して前記導電箔の下に至るまで前記中間層をエッチングしてもよい。
（１８）前記中間層をエッチングする工程の前に、前記導電箔に前記外部電極を形成し、前記外部電極に、前記中間層のエッチング条件下でエッチングされにくい材料からなる電極被覆層を形成する工程を含んでもよい。これによれば、外部電極を形成してから、中間層をエッチングして凹部を形成する。したがって、外部電極の形成により生じる残渣を除去してからエッチングを行えるので、残渣が凹部に残らない。
（１９）本発明では、前記凹部に、前記中間層よりもヤング率が低い樹脂を充填する工程を含んでもよい。
（２０）本発明に係る回路基板には、上記半導体装置が実装される。
（２１）本発明に係る電子機器は、上記回路基板を有する。
以下、本発明の好適な実施の形態について図面を参照して説明する。
なお、各図面は説明を分かりやすくするために一部を拡大して示したものである。以下の説明においては、最終的に個片にしたときの１つの半導体装置を想定して説明しているため、用いている用語や形状等において若干実際と異なる箇所がある。以下の説明では、半導体チップと記載してあり、その意味の通り個片（すなわちチップ状）のものを指しているが、本発明に係る「半導体素子」は、半導体チップにとどまらず、個片になっていないウエーハ状のものを指す場合もある。すなわちここでいう半導体素子とは、例えばシリコンからなるベース基板状に切り離したとしても使える所定の回路が形成されていれば良く、切り離されて個片となっているかそれとも一体となっているかについては特に限定する必要はない。また配線等の説明に必要な個所の代表的な箇所のみを取り上げているので、各図にはその他の箇所に同様のものやその他の構造が省略されている。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置１０は、パッケージサイズが半導体チップ１２とほぼ同じであるＣＳＰ型のものである。
図１は、第１実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置１０は、パッケージサイズが半導体チップ１２とほぼ同じであるＣＳＰ型のものである。
半導体チップ１２の能動面１２ａには、例えばアルミニウム（Ａｌ）から電極１４が形成されている。また、それぞれの電極１４の少なくとも一部を避けて半導体チップ１２には、パッシベーション膜１１が形成されている。ここで、少なくとも一部を避けるとは、電極１４から電気的信号等を導き出す必要があるからである。したがって、電極１４から電気的信号等が導き出せる程度に、パッシベーション膜１１が電極１４を避ける必要がある。パッシベーション膜１１は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などで形成することができる。電極１４を避けて能動面１２ａに中間層１６が形成されている。詳しくは、パッシベーション膜１１上に中間層１６が形成されている。また、中間層１６には、凹部１６ａが形成されており、凹部１６ａ内では能動面１２ａが露出している。もっとも、凹部１６ａは、へこんだ形状であれば足り、能動面１２ａが露出していなくてもよい。また、中間層１６には、電極１４から傾斜する傾斜面１６ｂが形成されており、電極１４から傾斜面１６ｂを経て中間層１６上にかけて、配線１８が形成されている。図１に示す凹部１６ａの開口端部は、外部電極２６の根本の部分の大きさよりもかなり大きいが、これに限定されず、外部電極２６の根本の部分の大きさとほぼ等しいかあるいはそれ以上であればよい。さらに、外部電極２６の根本の一部に、凹部１６ａの開口が位置しても良く、この場合は、この開口が中間層の変形を許し、応力緩和効果を発揮できる。また、凹部１６ａは、中間層１６を貫通してその下のパッシベーション膜１１を露出させてもよいが、中間層１６を貫通しないように凹部１６ａの底部に中間層１６の一部を残しても良い。
ここで、中間層１６は、絶縁樹脂、例えばポリイミド樹脂からなり、半導体装置１０が回路基板（図示せず）に実装されたときに、半導体チップ１２と実装される回路基板との熱膨張係数の差によって生じる応力を緩和することができる。なお、中間層１６が応力緩和機能を有することは、本発明の必須要件ではない。応力緩和機能は、凹部１６ａが形成されていることでも達成される（詳しくは後述する）。
また、絶縁樹脂は、配線１８に対して絶縁性を有し、半導体チップ１２の能動面１２ａを保護することができ、実装時のハンダを溶融するときの耐熱性も有する。後述する応力緩和機能を付加させることを考慮すると、ポリイミド樹脂等が一般的に用いられ、中でもヤング率が低いもの（例えばオレフィン系のポリイミド樹脂や、ポリイミド樹脂以外としてはダウケミカル社製のＢＣＢ等）を用いることが好ましく、特にヤング率が３００ｋｇ／ｍｍ2以下程度であることが好ましい。中間層１６は、厚いほど応力緩和力が大きくなるが、半導体装置の大きさや製造コスト等を考慮すると、１〜１００μｍ程度の厚みとすることが好ましい。ただし、ヤング率が３００ｋｇ／ｍｍ2程度のポリイミド樹脂を用いた場合には、１０μｍ程度の厚みで足りる。
あるいは、中間層１６として、例えばシリコーン変性ポリイミド樹脂、エポキシ樹脂やシリコーン変性エポキシ樹脂等を用いても良く、さらに、ヤング率が低く応力緩和の働きを果たせる材質を用いてもよい。また、中間層１６として、パシベーション層（ＳｉＮ、ＳｉＯ2、ＭｇＯなど）を形成し、応力緩和自体は、後述するように凹部１６ａが形成されることで行われてもよい。
配線１８は、例えば銅（Ｃｕ）やクロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）から又はこれらのうちの複数を積層して形成され、その上に導電箔２２が形成されている。導電箔２２は、予め基板２０に形成されたもので、接着剤２４を介して、基板２０とともに配線１８上に貼り付けられる。なお、導電箔２２も、例えば銅（Ｃｕ）から形成されている。
導電箔２２は、中間層１６に形成された凹部１６ａの開口端部よりも大きく形成されて、この凹部１６ａの上方を覆うように配置されている。また、導電箔２２の一部は、配線１８の上に接触して電気的に接続されている。なお、導電箔２２と配線１８とは、熱及び圧力を加えて溶着されることが好ましい。導電箔２２と配線１８との電気的な接続は、上述のような、接着剤２４による機械的圧接によっても良いし、配線１８及び導電箔２２上にＡｕ、Ｓｎ、ハンダ等をメッキして両者をロウ付けしても良く、超音波熱等による拡散接合で接続しても良い。そのために、導電箔２２及び配線１８の双方の接合面のうち少なくとも一方に、低温ろうが設けられていることが好ましい。
基板２０は、柔軟性を有する樹脂等で形成されたフィルム状のもので、凹部１６ａの上方の位置に、貫通穴２０ａを有する。なお、導電箔２２は、基板２０の下面において、貫通穴２０ａを覆うように形成されている。そして、貫通穴２０ａを介して、導電箔２２に外部電極２６が形成されている。外部電極２６は、例えば、ハンダのみで形成してもよいし、銅（Ｃｕ）又はニッケル（Ｎｉ）の表面にハンダ又は金のメッキを施して形成してもよい。
なお、導電箔２２付きの基板２０として、２層（Ｃｕ箔＋ポリイミド基板）又は３層（Ｃｕ箔＋接着剤＋ポリイミド基板）のＴＡＢ技術で用いられるフィルムキャリアテープ又はＦＰＣ（Flexible Printed Circuit）を使用してもよい。
本実施形態は、上記のように構成されており、以下その作用を説明する。半導体装置１０において、外部電極２６が形成された導電箔２２は、中間層１６によって支持されている。ただし、中間層１６には、外部電極２６の直下を含む領域に、凹部１６ａが形成されている。凹部１６ａによって、導電箔２２の下には空間が形成される。つまり、外部電極２６との接合部付近において、導電箔２２は浮いた状態となって変形しやすくなっている。このように構成されているので、外部電極２６に応力が加えられると、導電箔２２及び基板２０が変形することで、その応力を吸収することができる。こうして、半導体装置を回路基板に実装する際や、実装された回路基板や電子機器が温度変化による半導体装置（又はシリコンから形成される半導体チップ）と回路基板との熱膨張係数差によるストレスや、外部応力によって曲げられた際に発生する機械的ストレスを吸収することができる。以下、ストレスとは、このことを言う。
次に、図２に、本実施形態に係る半導体装置の平面図を示す。同図において、半導体チップ１２の電極１４から、能動面１２ａの中央方向に配線１８が形成され、各配線１８は導電箔２２に接続され、導電箔２２には外部電極２６が設けられている。外部電極２６を除く領域は、基板２０によって覆われて保護されている。
電極１４は、半導体チップ１２の周辺部に位置する、いわゆる周辺電極型の例であるが、半導体チップの周辺領域よりも内側領域に電極が形成されたエリアアレイ配置型の半導体チップを用いても良い。
なお、同図に示されるように、外部電極２６は半導体チップ１２の電極１４上ではなく半導体チップ１２の能動領域（能動素子が形成されている領域）に設けられている。中間層１６を能動領域に設け、更に配線１８を能動領域内に配設する（引き込む）ことで、外部電極２６を能動領域内に設けることができる。すなわち、ピッチ変換をすることができる。従って外部電極２６を配置する際に能動領域内、すなわち一定の面としての領域が提供できることになり、外部電極２６の設定位置の自由度が非常に増すことになる。
そして、配線１８を必要な位置で屈曲させることにより、外部電極２６は格子状に並ぶように設けられている。なお、これは、本発明の必須の構成ではないので、外部電極２６は必ずしも格子状に並ぶように設けなくても良い。
また、図２には、電極１４と配線１８との接合部において、電極１４の幅と配線１８の幅が、
配線１８＜電極１４となっているが、実際には、
電極１４≦配線１８とすることが好ましい。特に、
電極１４＜配線１８となる場合には、配線１８の抵抗値が小さくなるばかりか、強度が増すので断線が防止される。
配線１８＜電極１４となっているが、実際には、
電極１４≦配線１８とすることが好ましい。特に、
電極１４＜配線１８となる場合には、配線１８の抵抗値が小さくなるばかりか、強度が増すので断線が防止される。
なお、本実施形態では、中間層１６が応力緩和機能を有するが、凹部１６ａが形成されることだけでも、ストレスを吸収することが可能である。したがって、中間層１６として、応力緩和機能を有しない材質からなる層（例えば単なる絶縁層又は保護層）を形成した構造であっても、ストレスの吸収が可能となる。
次に、図３（Ａ）〜図３（Ｅ）は、本実施形態に係る半導体装置の製造方法を説明する図である。まず、図３（Ａ）に示すように、例えばアルミニウム（Ａｌ）からなる電極１４を有する半導体チップ１２を用意する。なお、電極１４を避けて半導体チップ１２には、図示しないパッシベーション膜が形成されている。ウエーハ状の半導体素子に対して、本発明に係る工程を行うときでも、市販されているウエーハを用意すればよい。そして、半導体チップ１２の能動面１２ａに、図示しないポリイミド樹脂をスピンコートなどの方法で設ける。あるいは、予めフィルム状にされたポリイミド樹脂等を、能動面１２ａに貼り付けてもよい。
そして、フォトリソグラフィの工程を経て、図３（Ｂ）に示すように、凹部１６ａを有する中間層１６を形成する。なお、凹部１６ａをフォトリソグラフィにより形成する場合には、それに適した材料を中間層１６の材料として選ぶことが好ましい。
続いて、図３（Ｃ）に示すように、電極１４から中間層１６上に至る配線１８を形成する。例えば、スパッタリングにより１００オングストローム（１０-10 ｍ）のチタンタングステン（Ｔｉ−Ｗ）層を形成し、その上に同様にスパッタリングにより１μｍの銅（Ｃｕ）層を形成し、こうして得られた金属膜を、所定のパターンにエッチングして配線１８を形成する。
そして、図３（Ｄ）に示すように、接着剤２４を介して、基板２０を貼り付ける。基板２０には、予め貫通穴２０ａが形成されているとともに、貫通穴２０ａを覆う位置に導電箔２２が設けられている。
なお、導電箔２２及び配線１８の双方の接合面のうち少なくとも一方に、例えば、スズ（Ｓｎ）、金（Ａｕ）又はハンダ等をメッキして、低温ろうを設けることが好ましい。
そして、導電箔２２が配線１８上に接触するように基板２０を載せて、基板２０の上から熱及び圧力を加える。こうして、低温ろうが溶融して導電箔２２と配線１８とが電気的に接続される。この接続は、超音波等を印加して行われても良い。
次に、図３（Ｅ）に示すように、基板２０の貫通穴２０ａを介して、導電箔２２に外部電極２６を形成する。例えば、導電箔２２上に、ハンダボールを載せたり、ハンダメッキを積み上げたり、ハンダペーストを印刷したり、銅（Ｃｕ）又はニッケル（Ｎｉ）あるいはその両方のメッキを施してさらにハンダ又は金（Ａｕ）のメッキを施したりすることで、外部電極２６を形成する。
以上の工程によって、半導体装置１０を得ることができる。なお、半導体チップ１２がウエーハ状のものである場合には、ダイシングを行って個片に切断することで半導体装置１０が得られる。半導体装置１０は、その後、品質検査を行ってトレイ詰めされる。
なお、本実施形態では、配線１８は傾斜面１６ｂ上に形成されているが、凹部１６ａ側の傾斜面に形成されてもよい。このことは、以下の実施形態でも同様である。こうすれば、配線１８の大部分は、中間層１６を通り、保護されるため、装置信頼性が向上する。
（第２実施形態）
図４は、第２実施形態に係る半導体装置を示す図である。同図に示す半導体装置３０は、図１に示す半導体装置１０の凹部１６ａに、樹脂３２が充填されたことを特徴としており、それ以外の構成は半導体装置１０と同様である。図４に示す凹部１６ａの開口端部は、外部電極２６の根本の部分の大きさよりもかなり大きいが、これに限定されず、外部電極２６の根本の部分の大きさとほぼ等しいかあるいはそれ以上であればよい。さらに、外部電極２６の根本の一部に、凹部１６ａの開口が位置しても良く、この場合は、この開口が中間層の変形を許し、応力緩和効果を発揮できる。また、凹部１６ａは、中間層１６を貫通してその下のパッシベーション膜（図示せず）を露出させてもよいが、中間層１６を貫通しないように凹部１６ａの底部に中間層１６の一部を残しても良い。
図４は、第２実施形態に係る半導体装置を示す図である。同図に示す半導体装置３０は、図１に示す半導体装置１０の凹部１６ａに、樹脂３２が充填されたことを特徴としており、それ以外の構成は半導体装置１０と同様である。図４に示す凹部１６ａの開口端部は、外部電極２６の根本の部分の大きさよりもかなり大きいが、これに限定されず、外部電極２６の根本の部分の大きさとほぼ等しいかあるいはそれ以上であればよい。さらに、外部電極２６の根本の一部に、凹部１６ａの開口が位置しても良く、この場合は、この開口が中間層の変形を許し、応力緩和効果を発揮できる。また、凹部１６ａは、中間層１６を貫通してその下のパッシベーション膜（図示せず）を露出させてもよいが、中間層１６を貫通しないように凹部１６ａの底部に中間層１６の一部を残しても良い。
樹脂３２として、例えば感光性レジストとして使用されるポリイミド樹脂、シリコンゲル又はゴム等のうち、中間層１６よりもヤング率が低くて柔らかいものを使用することが好ましい。こうすることで、凹部１６ａにより形成される空間を埋めることができるので、リフロー工程などの加熱時に、空気や水蒸気の膨張によるクラックを防止することができる。
樹脂３２は、基板２０を貼り付ける前に充填してもよいし、基板２０に穴を形成しておき基板２０を貼り付けてから穴を介して充填してもよい。
また、本実施形態のように凹部に樹脂を充填することは、以下の全ての実施形態においても適用することができる。
（第３実施形態）
図５は、第３実施形態に係る半導体装置を示す図である。同図に示す半導体装置４０は、図１に示す半導体装置１０と同様に、半導体チップ１２、電極１４、中間層１６及び配線１８を有し、中間層１６には凹部１６ａが形成されている。
図５は、第３実施形態に係る半導体装置を示す図である。同図に示す半導体装置４０は、図１に示す半導体装置１０と同様に、半導体チップ１２、電極１４、中間層１６及び配線１８を有し、中間層１６には凹部１６ａが形成されている。
中間層１６上には接着剤２４を介して基板４２が貼り付けられている。基板４２は、例えば、第１実施形態で中間層１６の材料として挙げたポリイミド樹脂等のヤング率の低い材料から形成された膜である。基板４２上には、配線状にパターン化された導電箔４４が形成され、導電箔４４上に外部電極４６が形成されている。基板４２には、配線１８のうち中間層１６の上に位置する部分上に、貫通穴４２ａが形成されている。貫通穴４２ａには、電気的接合部４８が形成されて、導電箔４４と配線１８とが電気的に接続されている。また、導電箔４４の上にはソルダレジスト層４９が、外部電極４６を避けて設けられて、導電箔４４を保護している。
次に、半導体装置４０の製造方法を説明する。まず、図３（Ａ）〜図３（Ｃ）に示す工程を経て、半導体チップ１２に、中間層１６及び配線１８を形成し、中間層１６には凹部１６ａを形成する。
そして、中間層１６上に、接着剤２４を介して基板４２を貼り付け、基板４２に貫通穴４２ａを形成する。なお、予め基板４２に貫通穴４２ａを形成してから、これを貼り付けてもよい。
次に、基板４２に導電箔４４を形成する。導電箔４４は、例えば、スパッタリング、電解メッキ、無電解メッキ等によって形成することができる。導電箔４４のパターン化にはフォトリソグラフィの技術を使用してもよい。あるいは、予め基板４２にパターン化された導電箔４４を設けておいてから、これを中間層１６上に貼り付けてもよい。
そして、例えば、無電解メッキにより、あるいはこれに電解メッキを加えるなどの方法で、基板４２の貫通穴４２ａを含む領域に電気的接合部４８を設ける。
次に、導電箔４４上に、外部電極４６の形成領域を避けてソルダレジスト層４９を設けてから、外部電極４６を形成する。外部電極４６の形成方法は、第１実施形態の外部電極２６の形成方法と同様である。
以上のようにして製造される半導体装置４０によっても、中間層１６に凹部１６ａが形成されているので、外部電極２６に加えられるストレスを吸収することができる。
（第４実施形態）
図６は、第４実施形態に係る半導体装置を示す図である。同図に示す半導体装置５０は、図１に示す半導体装置１０と同様に、電極５４を有する半導体チップ５２に中間層５６が形成され、中間層５６には凹部５６ａが形成されている。また、電極５４から中間層５６上にかけて配線５８が形成され、配線５８と一体的に導電箔６０が中間層５６上に形成されている。導電箔６０には、少なくとも一つの穴６０ａが形成されている。そして、導電箔６０における凹部５６ａ上の領域に、外部電極６２が形成されている。また、外部電極６２を避けて、配線５８及び導電箔６０上にソルダレジスト層６４が形成されて、これらが保護されている。
図６は、第４実施形態に係る半導体装置を示す図である。同図に示す半導体装置５０は、図１に示す半導体装置１０と同様に、電極５４を有する半導体チップ５２に中間層５６が形成され、中間層５６には凹部５６ａが形成されている。また、電極５４から中間層５６上にかけて配線５８が形成され、配線５８と一体的に導電箔６０が中間層５６上に形成されている。導電箔６０には、少なくとも一つの穴６０ａが形成されている。そして、導電箔６０における凹部５６ａ上の領域に、外部電極６２が形成されている。また、外部電極６２を避けて、配線５８及び導電箔６０上にソルダレジスト層６４が形成されて、これらが保護されている。
本実施形態は、その製造方法に特徴がある。図７（Ａ）〜図８（Ｃ）は、本実施形態に係る半導体装置の製造方法を説明する図である。
本実施形態では、基板を使用しないのでウエーハに対して中間層５６や外部電極６２等を形成してから、これを切断することが好ましい。これに対して、基板を使用する形態（第１〜第３実施形態）では、テープ状の基板を個片の半導体チップに貼り付けることができる。
まず、図７（Ａ）に示すように、半導体チップ５２の能動面５２ａに、電極５４を避けて中間層５６を形成する。中間層５６は、図１に示す中間層１６と同様の材料で形成される。中間層５６がヤング率の低い材料で形成される場合には、中間層５６によっても応力緩和機能を果たす。あるいは、応力緩和機能を果たさないような硬い材料（例えば、酸化マグネシウム（ＭｇＯ）等の無機物）で中間層５６を形成してもよい。
なお、中間層５６が後の工程でエッチングされるときに、半導体チップ５２の能動面５２ａがエッチングされないように、中間層５６は、半導体パシベーション膜と材質において異なることが好ましい。そのためには、中間層５６は、半導体チップ５２の表面に露出する物質がエッチングされない条件下で、エッチング可能な材料で形成されることが好ましい。
次に、図７（Ｂ）に示すように、電極５４から中間層５６上にかけて、金属膜６６を形成する。その製造方法は、第１実施形態の配線１８を形成するための金属膜の形成方法と同様である。この場合、後述する外部端子６２のストレスが配線５８に直接かかるので、配線５８の厚さは５〜２０μｍ程度とすることが好ましい。金属膜６６は、後述する工程でエッチングされて配線５８及び導電箔６０を形成するものである。
次に、図７（Ｃ）に示すように、金属膜６６における導電箔６０となる部分に、穴６０ａを形成し、この穴６０ａを介して、中間層５６をエッチング液又はエッチングガス（エッチャント）にさらす。例えば、中間層５６をポリイミド等の樹脂で形成した場合、エッチャントとしては、Ｋ０Ｈ等の強アルカリ水溶液や、Ｏ2 又はＣＦ4 等のドライエッチングガスが好ましく、中間層５６を酸化マグネシウム（ＭｇＯ）等で形成した場合には、熱リン酸水溶液等が好ましい。その後、必要に応じて、エッチャントを除去する。特に、ウエットプロセスの場合は、水洗、リンス工程を加えることが好ましい。こうして、図７（Ｄ）に示すように、中間層５６がエッチングされて凹部５６ａが形成される。
続いて、図８（Ａ）に示すように、金属膜６６をパターニングして、配線５８及び導電箔６０を形成する。そして、図８（Ｂ）に示すようにソルダレジスト層６４を形成して、図８（Ｃ）に示すように外部電極６２を形成する。ソルダレジストとしては、感光性のポリイミド樹脂やエポキシ樹脂ドライフィルム等が用いられることが多い。外部電極６２の形成方法は、第１実施形態と同様である。こうして、半導体装置５０が得られる。本実施形態においても、第１実施形態と同様の効果を達成することができる。
さらに、本実施形態によって製造された半導体装置５０は、導電箔６０に穴６０ａが形成されているので、導電箔６０が変形しやすくなっている。したがって、凹部５６ａ上で浮いた状態となった導電箔６０によるストレスの吸収効果が一層高められている。
（第５実施形態）
図９（Ａ）〜図９（Ｃ）は、第５実施形態に係る半導体装置の製造方法を示す図である。
図９（Ａ）〜図９（Ｃ）は、第５実施形態に係る半導体装置の製造方法を示す図である。
本実施形態では、図９（Ａ）に示すように、電極７４を有する半導体チップ７２に中間層７６を形成する。中間層７６上には導電箔８０を形成し、導電箔８０から電極７４に至るように配線７８を形成する。配線７８及び導電箔８０上には、ソルダレジスト層８４を形成する。また、導電箔８０には、穴８０ａを形成する。
なお、中間層７６の形成方法は図７（Ａ）に示す方法と同じであり、配線７８及び穴８０ａ並びに導電箔８０の形成方法は図７（Ｂ）〜図８（Ａ）に示す方法と同じである。また、ソルダレジスト層８４は、外部電極８２（図９（Ｂ）参照）を避ける領域に形成される。
そして、導電箔８０上に外部電極８２を形成し、これに伴って生じる残渣を除去してから、外部電極８２及びソルダレジスト層８４上に、被覆層８６を形成する（図９（Ｂ）参照）。被覆層８６は、中間層７６のエッチング条件下では、エッチングされにくい材料から形成される。
続いて、導電箔８０の穴８０ａを介して、図７（Ｄ）の工程と同様にして、中間層７６に凹部７６ａを形成し、被覆層８６を除去して、図９（Ｃ）に示す半導体装置７０が得られる。
本実施形態によれば、外部電極８２を形成するときに生じる残渣を除去してから、中間層７６に凹部７６ａを形成するので、凹部７６ａに残渣が残らない。また、本実施形態により製造された半導体装置７０の特徴は、第４実施形態と同様である。
（第６実施形態）
図１０（Ａ）〜図１０（Ｃ）は、第６実施形態に係る半導体装置の製造方法を示す図である。
図１０（Ａ）〜図１０（Ｃ）は、第６実施形態に係る半導体装置の製造方法を示す図である。
本実施形態では、図１０（Ａ）に示すように、電極１０４を避けて能動面１０２ａ上にパシベーション膜１０６が形成された半導体チップ１０２が使用される。パシベーション膜１０６は、図１０（Ｃ）に示す中間層１０８と共通する性質を有する材料で形成される。すなわち、パシベーション膜１０６は、中間層１０８のエッチング条件下で、エッチングされる材料で形成されている。例えば、中間層１０８及びパシベーション膜１０６をいずれもポリイミド樹脂で形成した場合が該当する。
このような場合、図１０（Ｂ）に示すように、パシベーション膜１０６上において、少なくとも凹部１０８ａ（図１０（Ｃ）参照）の下の位置に、被覆層１１８を形成する。被覆層１１８は、中間層１０８及びパシベーション膜１０６のエッチング条件下ではエッチングされない材料で形成されている。例えば、中間層１０８及びパシベーション膜１０６がポリイミド樹脂から形成される場合には、被覆層１１８を、Ｃｒ、Ｔｉ−Ｗ、Ｔｉ等の金属薄膜とすればよい。
その後、図７（Ａ）〜図８（Ｃ）に示すのと同様の工程により、図１０（Ｃ）に示すように、凹部１０８ａを有する中間層１０８、配線１１０、穴１１２ａを有する導電箔１１２、外部電極１１４及びソルダレジスト層１１６を形成する。
本実施形態によれば、被覆層１１８によってパシベーション膜１０６が覆われているので、中間層１０８をエッチングして凹部１０８ａを形成するときに、パシベーション膜１０６までもエッチングされることを防止できる。こうして、凹部１０８ａ内に能動素子が露出することを防止できる。応力緩和機能に関する特徴は、上述した実施形態と同様である。
（第７実施形態）
図１１（Ａ）及び図１１（Ｂ）は、第７実施形態に係る半導体装置の一部を示す図である。なお、図１１（Ｂ）は、図１１（Ａ）のＢ−Ｂ線断面図である。本実施形態に係る半導体装置１２０は、図１に示す半導体装置１０における基板２０及び導電箔２２に、穴１２２、１２４が形成されたものである。
図１１（Ａ）及び図１１（Ｂ）は、第７実施形態に係る半導体装置の一部を示す図である。なお、図１１（Ｂ）は、図１１（Ａ）のＢ−Ｂ線断面図である。本実施形態に係る半導体装置１２０は、図１に示す半導体装置１０における基板２０及び導電箔２２に、穴１２２、１２４が形成されたものである。
本実施形態によれば、穴１２２、１２４が形成されたことで、基板２０及び導電箔２２が変形しやすくなり、応力緩和機能が高められている。
（第８実施形態）
図１２は、第８実施形態に係る半導体装置を示す図である。同図に示す半導体装置１３０は、半導体チップ１３２の能動面１３２ａ上に、電極１３４から配線１３６が形成されている。配線１３６の上には中間層１３８が形成されている。そして、中間層１３８には、配線１３６上の位置で配線１３６が露出するように、凹部１３８ａが形成されている。中間層１３８の上には、接着剤１４２を介して、基板１４６が設けられている。この基板１４６には、凹部１３８ａの上方の位置で、かつ、この凹部１３８ａに対向する面に、導電箔１４４が形成されている。また、基板１４６には、凹部１３８ａの上方において、貫通穴１４６ａが形成されており、導電箔１４４が反対側の面から露出するようになっている。そして、貫通穴１４６ａを介して、外部電極１４８が形成されている。
図１２は、第８実施形態に係る半導体装置を示す図である。同図に示す半導体装置１３０は、半導体チップ１３２の能動面１３２ａ上に、電極１３４から配線１３６が形成されている。配線１３６の上には中間層１３８が形成されている。そして、中間層１３８には、配線１３６上の位置で配線１３６が露出するように、凹部１３８ａが形成されている。中間層１３８の上には、接着剤１４２を介して、基板１４６が設けられている。この基板１４６には、凹部１３８ａの上方の位置で、かつ、この凹部１３８ａに対向する面に、導電箔１４４が形成されている。また、基板１４６には、凹部１３８ａの上方において、貫通穴１４６ａが形成されており、導電箔１４４が反対側の面から露出するようになっている。そして、貫通穴１４６ａを介して、外部電極１４８が形成されている。
さらに、凹部１３８ａには、導電ペースト１４０が充填されている。導電ペースト１４０は、図４に示す凹部１６ａに充填された樹脂３２と同様に柔らかい樹脂に、銀（Ａｇ）、銅（Ｃｕ）、銀メッキ銅又は金（Ａｕ）などの導電フィラーが添加されたものである。この導電ペースト１４０によって、配線１３６と導電箔１４４とが電気的に接続される。
本実施形態においても、中間層１３８に凹部１３８ａが形成されていることで、応力緩和機能を果たすことができる。
（第９実施形態）
図１３（Ａ）〜図１４（Ｂ）は、第９実施形態に係る半導体装置の製造方法を示す図である。本実施形態では、図１０（Ａ）に示す半導体チップ１０２と同様に、パシベーション膜（図示せず）が能動面１５２ａに形成された半導体チップ１５２が使用される。このパシベーション膜は、中間層１５８のエッチング条件下で、エッチングされる材料から形成される。
図１３（Ａ）〜図１４（Ｂ）は、第９実施形態に係る半導体装置の製造方法を示す図である。本実施形態では、図１０（Ａ）に示す半導体チップ１０２と同様に、パシベーション膜（図示せず）が能動面１５２ａに形成された半導体チップ１５２が使用される。このパシベーション膜は、中間層１５８のエッチング条件下で、エッチングされる材料から形成される。
図１３（Ａ）に示すように、能動面１５２ａにおけるパシベーション膜上に被覆層１５６を形成する。被覆層１５６は、中間層１５８のエッチング条件下ではエッチングされない材料（例えば、クローム（Ｃｒ）、チタン（Ｔｉ）、チタンタングステン（Ｔｉ−Ｗ）又は銅（Ｃｕ）など）から形成される。被覆層１５６は、例えばスパッタリングにより形成される。
次に、図１３（Ｂ）に示すように、被覆層１５６上を含み電極１５４を避けて、中間層１５８を形成する。中間層１５８の材料は、第１実施形態と同様である。
そして、図１３（Ｃ）に示すように、電極１５４から中間層１５８にかけて配線１６０を形成し、配線１６０に電気的に接続するように導電箔１６２を形成する。具体的には、スパッタリングにて、クローム（Ｃｒ）、チタン（Ｔｉ）、チタンタングステン（Ｔｉ−Ｗ）又は銅（Ｃｕ）、あるいはこれらのうち複数が積層された金属膜を形成し、これをエッチングによりパターン化して、配線１６０及び導電箔１６２を一体的に形成する。また、導電箔１６２には、穴１６２ａを形成する。
続いて、図１３（Ｄ）に示すように、導電箔１６２の上に外部電極１６４を形成する。具体的には、導電箔１６２上に、電解メッキ又は無電解メッキによって、銅（Ｃｕ）、ニッケル（Ｎｉ）又は金（Ａｕ）、あるいはこれらのうち複数が積層されたバンプを形成して、外部電極１６４を形成する。
そして、図１４（Ａ）に示すように、配線１６０上にソルダレジスト層１６６を形成し、ソルダレジスト層１６６上に被覆層１６８を形成する。被覆層１６８も、中間層１５８のエッチング条件下ではエッチングされない材料（例えば、クローム（Ｃｒ）、チタン（Ｔｉ）、チタンタングステン（Ｔｉ−Ｗ）又は銅（Ｃｕ）など）から形成される。
そして、図１４（Ｂ）に示すように、中間層１５８に凹部１５８ａを形成する。その工程は、図７（Ｄ）に示す工程と同様である。また、被覆層１６８をエッチングによって除去する。この例では、外部電極１６４の中央部に開口があるが、第７実施形態のような開口設計でもよい。
以上の工程によって、半導体装置１５０を得ることができる。この半導体装置１５０も、中間層１５８に凹部１５８ａが形成されていることで、応力緩和機能を果たす。
なお、図１４（Ｂ）に示す半導体装置１５０のバンプ状の外部電極１６４の代わりに、図１５に示すように、導電箔１６２における穴１６２ａを形成する端部上に、ハンダボールからなる外部電極１７０を形成してもよい。
なお、本発明は、ＣＳＰ型の半導体装置に限定されるものではない。例えば、半導体チップの電極上に直接変形部を積層すれば、フリップチップと同等のサイズでありながら、応力緩和機能も有する半導体装置が得られる。
図１６には、上述した実施形態に係る方法によって製造された半導体装置１１００を実装した回路基板１０００が示されている。回路基板１０００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には例えば銅からなる配線パターンが所望の回路となるように形成されるとともに、この回路基板１０００にハンダボールが設けられている。そして、配線パターンのハンダボールと半導体装置１１００の外部電極とを機械的に接続することでそれらの電気的導通が図られる。
この場合、半導体装置１１００には外部との熱膨張差により生じる歪みを吸収する構造が設けられているため、本半導体装置１１００を回路基板１０００に実装しても接続時及びそれ以降の信頼性を向上できる。
なお、実装面積もベアチップにて実装した面積にまで小さくすることができる。このため、この回路基板１０００を電子機器に用いれば電子機器自体の小型化が図れる。また、同一面積内においてはより実装スペースを確保することができ、高機能化を図ることも可能である。
そして、この回路基板１０００を備える電子機器として、図１７には、ノート型パーソナルコンピュータ１２００が示されている。
なお、能動部品か受動部品かを問わず、種々の面実装用の電子部品に本発明を応用することもできる。電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
１０ 半導体装置、 １１ パッシベーション膜、 １２ 半導体チップ、 １２ａ 能動面、 １４ 電極、 １６ 中間層、 １６ａ 凹部、 １８ 配線、 ２０ 基板、 ２０ａ 貫通穴、 ２２ 導電箔、 ２６ 外部電極
Claims (15)
- 電極を有し、それぞれの電極の少なくとも一部を避けて表面上にパッシベーション膜が設けられた半導体素子を用意する工程と、
前記パッシベーション膜が形成された面の上方に、厚み方向に所定の間隔をあけて導電箔を設け、前記パッシベーション膜と前記導電箔との間に前記導電箔を支持する中間層を形成し、前記中間層に、前記電極を避ける位置でくぼむ凹部を形成する工程と、
前記電極と前記導電箔とを電気的に接続する配線を形成する工程と、
前記導電箔における前記凹部の上方位置に外部電極を形成する工程と、
を含み、
柔軟性を有する材料から形成されて貫通穴を有する基板を用意し、
前記パッシベーション膜が形成された面上に前記中間層を形成し、前記中間層に前記凹部を形成し、かつ、前記中間層に前記配線を形成し、
前記配線上に前記貫通穴を位置させて前記基板を前記中間層に載せ、前記基板に前記導電箔を形成し、前記貫通穴を介して前記配線と前記導電箔とを電気的に接続する半導体装置の製造方法。 - 電極を有し、それぞれの電極の少なくとも一部を避けて表面上にパッシベーション膜が設けられた半導体素子を用意する工程と、
前記パッシベーション膜が形成された面の上方に、厚み方向に所定の間隔をあけて導電箔を設け、前記パッシベーション膜と前記導電箔との間に前記導電箔を支持する中間層を形成し、前記中間層に、前記電極を避ける位置でくぼむ凹部を形成する工程と、
前記電極と前記導電箔とを電気的に接続する配線を形成する工程と、
前記導電箔における前記凹部の上方位置に外部電極を形成する工程と、
を含み、
前記パッシベーション膜が形成された面上に前記中間層を形成し、前記中間層に前記導電箔を形成し、前記導電箔に穴を形成し、前記穴を介して前記中間層をエッチングして前記凹部を形成する半導体装置の製造方法。 - 請求項２記載の半導体装置の製造方法において、
前記中間層は、前記半導体素子のエッチングが不可能な条件下で、エッチング可能な材料で形成される半導体装置の製造方法。 - 電極を有し、それぞれの電極の少なくとも一部を避けて表面上にパッシベーション膜が設けられた半導体素子を用意する工程と、
前記パッシベーション膜が形成された面の上方に、厚み方向に所定の間隔をあけて導電箔を設け、前記パッシベーション膜と前記導電箔との間に前記導電箔を支持する中間層を形成し、前記中間層に、前記電極を避ける位置でくぼむ凹部を形成する工程と、
前記電極と前記導電箔とを電気的に接続する配線を形成する工程と、
前記導電箔における前記凹部の上方位置に外部電極を形成する工程と、
を含み、
前記パッシベーション膜は、前記中間層のエッチング条件下でエッチングされるものであり、
前記パシベーション膜上に、前記中間層のエッチング条件下でエッチングされにくい材料からなる被覆層を形成し、前記被覆層に前記中間層を形成し、前記中間層に前記導電箔を形成し、前記導電箔に穴を形成し、前記穴を介して前記中間層をエッチングして前記凹部を形成する半導体装置の製造方法。 - 電極を有し、それぞれの電極の少なくとも一部を避けて表面上にパッシベーション膜が設けられた半導体素子を用意する工程と、
前記パッシベーション膜が形成された面の上方に、厚み方向に所定の間隔をあけて導電箔を設け、前記パッシベーション膜と前記導電箔との間に前記導電箔を支持する中間層を形成し、前記中間層に、前記電極を避ける位置でくぼむ凹部を形成する工程と、
前記電極と前記導電箔とを電気的に接続する配線を形成する工程と、
前記導電箔における前記凹部の上方位置に外部電極を形成する工程と、
を含み、
前記パッシベーション膜は、前記中間層のエッチング条件下でエッチングされるものであり、
前記パシベーション膜上に、前記中間層のエッチング条件下でエッチングされにくい材料からなる第１の被覆層を形成し、
前記第１の被覆層上に前記中間層を形成し、
前記中間層上に前記導電箔及び配線を形成するとともに前記導電箔に穴を形成し、
前記配線上にソルダレジスト層を形成し、
前記ソルダレジスト層上に、前記中間層のエッチング条件下でエッチングされにくい材料からなる第２の被覆層を形成し、
前記導電箔の穴を介して前記導電箔の下に至るまで前記中間層をエッチングする半導体装置の製造方法。 - 請求項２から請求項５のいずれかに記載の半導体装置の製造方法において、
前記中間層をエッチングする工程の前に、前記導電箔に前記外部電極を形成し、前記外部電極に、前記中間層のエッチング条件下でエッチングされにくい材料からなる電極被覆層を形成する工程を含む半導体装置の製造方法。 - 請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
前記凹部に、前記中間層よりもヤング率が低い樹脂を充填する工程を含む半導体装置の製造方法。 - 電極を有し、それぞれの電極の少なくとも一部を避けて表面上にパッシベーション膜が設けられた半導体素子を用意する工程と、
前記パッシベーション膜が形成された面の上方に、厚み方向に所定の間隔をあけて導電箔を設け、前記パッシベーション膜と前記導電箔との間に前記導電箔を支持する中間層を形成し、前記中間層に、前記電極を避ける位置でくぼむ凹部を形成する工程と、
前記電極と前記導電箔とを電気的に接続する配線を形成する工程と、
前記導電箔における前記凹部の上方位置に外部電極を形成する工程と、
前記凹部に、前記中間層よりもヤング率が低い樹脂を充填する工程と、
を含む半導体装置の製造方法。 - 電極を有する半導体素子と、
それぞれの電極の少なくとも一部を避けて前記半導体素子の表面上に設けられるパッシベーション膜と、
前記パッシベーション膜が形成された面の上方において、厚み方向に所定の間隔をあけて設けられる導電箔と、
前記導電箔上に形成される外部電極と、
前記パッシベーション膜と前記導電箔との間に形成されるとともに前記導電箔を支持する中間層と、
前記電極と前記導電箔とを電気的に接続する配線と、を有し、
前記中間層には、前記導電箔における前記外部電極との接合部を含む領域の下方に、前記パッシベーション膜と前記導電箔との間に開口領域となる凹部が形成され、
前記凹部内には、前記中間層よりもヤング率が低い樹脂が充填されている半導体装置。 - 請求項９記載の半導体装置において、
前記配線は、前記パッシベーション膜が形成された面上に形成されるとともに前記中間層の凹部の底面に位置し、
前記樹脂は、導電フィラーが添加されたものであって、前記配線と前記導電箔とを電気的に接続する半導体装置。 - 電極を有する半導体素子と、
それぞれの電極の少なくとも一部を避けて前記半導体素子の表面上に設けられるパッシベーション膜と、
前記パッシベーション膜が形成された面の上方において、厚み方向に所定の間隔をあけて設けられる導電箔と、
前記導電箔上に形成される外部電極と、
前記パッシベーション膜と前記導電箔との間に形成されるとともに前記導電箔を支持する中間層と、
前記電極と前記導電箔とを電気的に接続する配線と、を有し、
前記中間層には、前記導電箔における前記外部電極との接合部を含む領域の下方に、前記パッシベーション膜と前記導電箔との間に開口領域となる凹部が形成され、
前記導電箔は、前記凹部の開口領域の内側の位置であって前記外部電極との接続部を避ける位置に、穴を有する半導体装置。 - 電極を有する半導体素子と、
それぞれの電極の少なくとも一部を避けて前記半導体素子の表面上に設けられるパッシベーション膜と、
前記パッシベーション膜が形成された面の上方において、厚み方向に所定の間隔をあけて設けられる導電箔と、
前記導電箔上に形成される外部電極と、
前記パッシベーション膜と前記導電箔との間に形成されるとともに前記導電箔を支持する中間層と、
前記電極と前記導電箔とを電気的に接続する配線と、を有し、
前記中間層には、前記導電箔における前記外部電極との接合部を含む領域の下方に、前記パッシベーション膜と前記導電箔との間に開口領域となる凹部が形成され、
前記導電箔が形成された基板が、前記導電箔が形成された面を前記中間層に向けて設けられており、
前記基板は、前記凹部の上方に貫通穴を有し、
前記貫通穴を介して前記導電箔に前記外部電極が形成される半導体装置。 - 電極を有する半導体素子と、
それぞれの電極の少なくとも一部を避けて前記半導体素子の表面上に設けられるパッシベーション膜と、
前記パッシベーション膜が形成された面の上方において、厚み方向に所定の間隔をあけて設けられる導電箔と、
前記導電箔上に形成される外部電極と、
前記パッシベーション膜と前記導電箔との間に形成されるとともに前記導電箔を支持する中間層と、
前記電極と前記導電箔とを電気的に接続する配線と、を有し、
前記中間層には、前記導電箔における前記外部電極との接合部を含む領域の下方に、前記パッシベーション膜と前記導電箔との間に開口領域となる凹部が形成され、
前記中間層と前記導電箔との間に、柔軟性を有する材料から形成される基板が設けられ、
前記基板は、前記凹部の上方を除く領域に貫通穴を有し、
前記貫通穴を介して前記配線と前記導電箔とが電気的に接続される半導体装置。 - 請求項９から請求項１３のいずれかに記載の半導体装置が実装された回路基板。
- 請求項１４記載の回路基板を有する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005263706A JP4207033B2 (ja) | 1998-03-23 | 2005-09-12 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9400798 | 1998-03-23 | ||
| JP2005263706A JP4207033B2 (ja) | 1998-03-23 | 2005-09-12 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07528299A Division JP3753218B2 (ja) | 1998-03-23 | 1999-03-19 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005354120A true JP2005354120A (ja) | 2005-12-22 |
| JP4207033B2 JP4207033B2 (ja) | 2009-01-14 |
Family
ID=35588244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005263706A Expired - Fee Related JP4207033B2 (ja) | 1998-03-23 | 2005-09-12 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4207033B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7859121B2 (en) | 2008-01-09 | 2010-12-28 | Shinko Electric Industries Co., Ltd. | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same |
| JP2014504451A (ja) * | 2010-12-08 | 2014-02-20 | テッセラ，インコーポレイテッド | ウェハでのコンプライアントな相互接続 |
| JP2016139733A (ja) * | 2015-01-28 | 2016-08-04 | 凸版印刷株式会社 | 配線基板およびその製造方法 |
| US9548254B2 (en) | 2006-11-22 | 2017-01-17 | Tessera, Inc. | Packaged semiconductor chips with array |
| US9620437B2 (en) | 2010-12-02 | 2017-04-11 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip |
| US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
| US10354942B2 (en) | 2010-09-17 | 2019-07-16 | Tessera, Inc. | Staged via formation from both sides of chip |
-
2005
- 2005-09-12 JP JP2005263706A patent/JP4207033B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9548254B2 (en) | 2006-11-22 | 2017-01-17 | Tessera, Inc. | Packaged semiconductor chips with array |
| US7859121B2 (en) | 2008-01-09 | 2010-12-28 | Shinko Electric Industries Co., Ltd. | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same |
| US8062927B2 (en) | 2008-01-09 | 2011-11-22 | Shinko Electric Industries Co., Ltd. | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same |
| US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
| US10354942B2 (en) | 2010-09-17 | 2019-07-16 | Tessera, Inc. | Staged via formation from both sides of chip |
| US9620437B2 (en) | 2010-12-02 | 2017-04-11 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip |
| JP2014504451A (ja) * | 2010-12-08 | 2014-02-20 | テッセラ，インコーポレイテッド | ウェハでのコンプライアントな相互接続 |
| KR101906467B1 (ko) * | 2010-12-08 | 2018-10-10 | 테세라, 인코포레이티드 | 웨이퍼 내의 컴플라이언트 상호접속부 |
| JP2016139733A (ja) * | 2015-01-28 | 2016-08-04 | 凸版印刷株式会社 | 配線基板およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4207033B2 (ja) | 2009-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3753218B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP5445732B2 (ja) | 半導体装置及びその製造方法 | |
| JP3963484B2 (ja) | 電子部品及び半導体装置並びにこれらの製造方法 | |
| JP4895054B2 (ja) | 電子部品の実装方法 | |
| JP4207033B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| EP2058859A2 (en) | Wiring substrate and semiconductor device and method of manufacturing the same | |
| JP4513973B2 (ja) | 半導体装置の製造方法 | |
| JPH11220069A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3666462B2 (ja) | 半導体装置の製造方法 | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| KR100619567B1 (ko) | 반도체 장치 | |
| JP4359788B2 (ja) | 半導体装置、電子部品、回路基板及び電子機器 | |
| JP4362735B2 (ja) | 半導体装置の製造方法 | |
| KR19990082267A (ko) | 전자 부품 및 반도체 장치, 그 제조 방법 및 실장 방법, 회로기판 및 전자기기 | |
| JP4114083B2 (ja) | 電子部品及び半導体装置 | |
| JP2005217444A (ja) | 半導体装置及びその製造方法 | |
| JP2005217443A (ja) | 半導体装置及びその製造方法 | |
| JP2007142480A (ja) | 電子部品及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050912 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080618 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081007 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |