JPH03175677A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03175677A JPH03175677A JP31586589A JP31586589A JPH03175677A JP H03175677 A JPH03175677 A JP H03175677A JP 31586589 A JP31586589 A JP 31586589A JP 31586589 A JP31586589 A JP 31586589A JP H03175677 A JPH03175677 A JP H03175677A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- semiconductor layer
- type semiconductor
- substrate
- ring region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims description 22
- 230000000063 preceeding effect Effects 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置、特にショットキー・バリア・ダ
イオードの環状領域(ガードリング)の構造に関するも
のである。
イオードの環状領域(ガードリング)の構造に関するも
のである。
第4図は従来のショットキー・バリア・ダイオードにお
けるガードリング構造の一例を示す断面図であり2.同
様の構造のものは、例えばS、M、Sze著、 rP
hysics of Sem1conductor D
eviceS」第2版、 P299に記されている。
けるガードリング構造の一例を示す断面図であり2.同
様の構造のものは、例えばS、M、Sze著、 rP
hysics of Sem1conductor D
eviceS」第2版、 P299に記されている。
図において、1はP型シリコン基板、3はこのP型シリ
コン基板1上に形成された金属膜、4はこの金属膜3の
周囲と重なるようにして上記P型シリコン基板l内に形
成されたn型の高濃度不純物領域のガードリングである
。6は上記金属膜3に電位を与えるための電極である。
コン基板1上に形成された金属膜、4はこの金属膜3の
周囲と重なるようにして上記P型シリコン基板l内に形
成されたn型の高濃度不純物領域のガードリングである
。6は上記金属膜3に電位を与えるための電極である。
次に作用について説明する。
電極6に正の電位子Vゎを与えた場合、すなわち、ショ
ットキダイオードに逆方向電圧を印加した場合について
考える。
ットキダイオードに逆方向電圧を印加した場合について
考える。
まず最初にガードリング4がない場合、ショットキ接合
のエツジ形状の尖鋭さのため電界が集中する。このため
エツジにおいてブレークダウンを起こし、リーク電流が
発生する。
のエツジ形状の尖鋭さのため電界が集中する。このため
エツジにおいてブレークダウンを起こし、リーク電流が
発生する。
次にガードリング4を形成した場合について説明する。
上記の場合と同様に電極6に正の電位+VDを与えた場
合、金属膜3とガードリング4間は、ガードリング4が
高濃度不純物領域であり、オー稟ンク接触となっている
のでガードリング4の電位は金属膜3と同し+VDであ
る。このため、ガードリング4とp型シリコン基板1の
pn接合は、逆バイアス状態にあるが、深い不純物拡散
による接合であるために接合形状に尖鋭さはなく、また
不純物プロファイルもゆるやかであるので電界集中は起
こらず、リーク電流は発生しない。
合、金属膜3とガードリング4間は、ガードリング4が
高濃度不純物領域であり、オー稟ンク接触となっている
のでガードリング4の電位は金属膜3と同し+VDであ
る。このため、ガードリング4とp型シリコン基板1の
pn接合は、逆バイアス状態にあるが、深い不純物拡散
による接合であるために接合形状に尖鋭さはなく、また
不純物プロファイルもゆるやかであるので電界集中は起
こらず、リーク電流は発生しない。
なお、以上の説明はp型とn型が逆の構造を有するショ
ットキダイオードについても、金属膜へ与える電位を負
に換えれば同様に戒り立つものである。
ットキダイオードについても、金属膜へ与える電位を負
に換えれば同様に戒り立つものである。
従来のショットキ・バリア・ダイオードは以上のように
構成されており、金属膜と接触する半導体内にガードリ
ングを形成することが可能な場合には、有効な方法であ
るが、その半導体内にガードリングの形成が不可能な場
合、例えば、第1導電型半導体基板上に他の第1導電型
半導体層を堆積し、その上に金属を堆積してショットキ
ー・バリア・ダイオードを形成しようとした場合におい
て、上記基板上に堆積した半導体層が高温に弱いなどの
理由でこの半導体層内にガードリングを形成できない場
合、以上の説明に用いた構造ではショットキー・バリア
・ダイオードを作成することができないという不具合が
あった。
構成されており、金属膜と接触する半導体内にガードリ
ングを形成することが可能な場合には、有効な方法であ
るが、その半導体内にガードリングの形成が不可能な場
合、例えば、第1導電型半導体基板上に他の第1導電型
半導体層を堆積し、その上に金属を堆積してショットキ
ー・バリア・ダイオードを形成しようとした場合におい
て、上記基板上に堆積した半導体層が高温に弱いなどの
理由でこの半導体層内にガードリングを形成できない場
合、以上の説明に用いた構造ではショットキー・バリア
・ダイオードを作成することができないという不具合が
あった。
この発明は上記のような問題点に鑑みてなされたもので
、基板上に設けられた半導体層内にガードリングを形成
できない場合においても、逆方向リーク電流を抑制する
ことのできる半導体装置を得ることを目的とする。
、基板上に設けられた半導体層内にガードリングを形成
できない場合においても、逆方向リーク電流を抑制する
ことのできる半導体装置を得ることを目的とする。
この発明に係る半導体装置は、半導体基板表面に異なる
導電型の環状領域を形成し、この環状領域上に半導体層
を形成し、更にこの半導体層の上に金属膜を形成したも
のである。
導電型の環状領域を形成し、この環状領域上に半導体層
を形成し、更にこの半導体層の上に金属膜を形成したも
のである。
この発明においては、第1導電型半導体基板表面にガー
ドリングを形成し、このガードリング上に半導体層を形
成し、更にこの半導体層の上に金属膜を形成したから、
外部より電位が与えられると、半導体層内の空乏領域が
広がり、ショットキ接合周囲のリーク電流を抑制するこ
とができる。
ドリングを形成し、このガードリング上に半導体層を形
成し、更にこの半導体層の上に金属膜を形成したから、
外部より電位が与えられると、半導体層内の空乏領域が
広がり、ショットキ接合周囲のリーク電流を抑制するこ
とができる。
以下、この発明の一実施例を図について説明する。
第1図は本発明の一実施例によるショットキーバリア・
ダイオードのガードリング構造を示す断面図であり、第
4図と同一符号は同−又は相当部分を示し、2はp型半
導体基板1上に堆積されたp型半導体層、3はこのp型
半導体層2上に堆積された金属膜、4はp型半導体基板
lの表面に形成されたn型の環状領域、5は絶縁膜、6
は金属膜3に電位を与えるための電極、7はガードリン
グ4に電位を与えるための電極である。
ダイオードのガードリング構造を示す断面図であり、第
4図と同一符号は同−又は相当部分を示し、2はp型半
導体基板1上に堆積されたp型半導体層、3はこのp型
半導体層2上に堆積された金属膜、4はp型半導体基板
lの表面に形成されたn型の環状領域、5は絶縁膜、6
は金属膜3に電位を与えるための電極、7はガードリン
グ4に電位を与えるための電極である。
次に動作について説明する。
第2図は、第1図におけるガードリンク4付近の拡大図
である。
である。
同図(a)はガードリング4に与える正の電位中■6が
ある閾値電位Vthより低い場合、(ロ)はVtkより
高い場合を示し、図において、8は空乏領域を表し、9
はショットキ接合周囲でのリーク電流を表している。
ある閾値電位Vthより低い場合、(ロ)はVtkより
高い場合を示し、図において、8は空乏領域を表し、9
はショットキ接合周囲でのリーク電流を表している。
同図(a)において、ガードリング4には正の電位が与
えられているため、pn接合は逆バイアスされ、接合部
には、空乏領域8が形成されている。
えられているため、pn接合は逆バイアスされ、接合部
には、空乏領域8が形成されている。
しかし、ガードリング4に与える正の電位が小さい(+
V G< V t h )ため、空乏領域の広がりが
不十分であり、ショットキ接合周囲で発生したリーク電
流9はガードリング4と金属膜3の間を通ってp型半導
体基板1へと流れてしまう。
V G< V t h )ため、空乏領域の広がりが
不十分であり、ショットキ接合周囲で発生したリーク電
流9はガードリング4と金属膜3の間を通ってp型半導
体基板1へと流れてしまう。
一方、同図(ロ)ではガードリング4に十分な正の電位
(+V、>Vい)を与えているため、ガードリング4と
金属膜3の間は、空乏領域8で埋められている。このた
め、リーク電流9は空乏領域8の高いポテンシャルに阻
止され、p型半導体基板1へと流れることができない。
(+V、>Vい)を与えているため、ガードリング4と
金属膜3の間は、空乏領域8で埋められている。このた
め、リーク電流9は空乏領域8の高いポテンシャルに阻
止され、p型半導体基板1へと流れることができない。
このように本実施例では、第1導電型半導体基板1表面
に第2導電型のガードリング4を形成し、このガードリ
ング4上に第1導電型の半導体層2を形成し、更にこの
半導体層2の上に金属膜3を形成したから、外部より電
位が与えられると、半導体層2内及び半導体基板1内の
空乏領域が広がり、ショットキ接合周囲のリーク電流9
を抑制することができる。
に第2導電型のガードリング4を形成し、このガードリ
ング4上に第1導電型の半導体層2を形成し、更にこの
半導体層2の上に金属膜3を形成したから、外部より電
位が与えられると、半導体層2内及び半導体基板1内の
空乏領域が広がり、ショットキ接合周囲のリーク電流9
を抑制することができる。
なお上記実施例では、p型半導体層2と、ガードリング
4及びp型半導体基板1の接触端がガードリング4より
も内側に、またp型半導体層2と金属膜3の接触端がガ
ードリング4よりも外側に位置するものを示したが、こ
れらの接触端の位置はこれに限られるものではない。
4及びp型半導体基板1の接触端がガードリング4より
も内側に、またp型半導体層2と金属膜3の接触端がガ
ードリング4よりも外側に位置するものを示したが、こ
れらの接触端の位置はこれに限られるものではない。
これを第3図を用いて詳述すると、この図における点線
a−a’ は、ガードリング4の外側の端の位置を示す
綿で、点線b−b’ は、ガードリング4の内側の端の
位置を示す線である。また、点Xはp型半導体層2と、
ガードリング4及びp型半導体基板1の接触端であり、
点Yはp型半導体層2と金属1]!3の接触端である。
a−a’ は、ガードリング4の外側の端の位置を示す
綿で、点線b−b’ は、ガードリング4の内側の端の
位置を示す線である。また、点Xはp型半導体層2と、
ガードリング4及びp型半導体基板1の接触端であり、
点Yはp型半導体層2と金属1]!3の接触端である。
第3図のように、点Xが点線a−a’ と点線bb゛の
間にあり、かつ点Yが点線b−b’より外側に位置して
いればよい。
間にあり、かつ点Yが点線b−b’より外側に位置して
いればよい。
また、上記実施例においてp型とn型を入れ換えても、
電位の正負を入れ換えれば、同様な効果があることは言
うまでもない。
電位の正負を入れ換えれば、同様な効果があることは言
うまでもない。
〔発明の効果]
以上のように、この発明に係る半導体装置によれば、第
1導電型半導体基板表面に第2導電型のガードリングを
形成し、このガードリング上に第1導電型の半導体層を
形成し、更にこの半導体層の上に金属膜を形成したので
、外部より電位が与えられると、半導体層内及び第1導
電型半導体基板内の空乏領域が広がり、ショットキ接合
周囲からの逆方向リーク電流を抑制することができる。
1導電型半導体基板表面に第2導電型のガードリングを
形成し、このガードリング上に第1導電型の半導体層を
形成し、更にこの半導体層の上に金属膜を形成したので
、外部より電位が与えられると、半導体層内及び第1導
電型半導体基板内の空乏領域が広がり、ショットキ接合
周囲からの逆方向リーク電流を抑制することができる。
第1図はこの発明の一実施例による半導体装置の断面図
、第2図(a)及び(b)は第1図の要部拡大図、第3
図はこの発明の他の実施例を示す断面図、第4図は従来
の半導体装置の断面図である。 図において、1はp型半導体基板、2はp型半導体層、
3は金属膜、4はガードリング、5は絶縁膜、6及び7
は電極、8は空乏領域、9はリーク電流を表す矢印であ
る。 なお図中同一符号は同−又は相当部分を示す。
、第2図(a)及び(b)は第1図の要部拡大図、第3
図はこの発明の他の実施例を示す断面図、第4図は従来
の半導体装置の断面図である。 図において、1はp型半導体基板、2はp型半導体層、
3は金属膜、4はガードリング、5は絶縁膜、6及び7
は電極、8は空乏領域、9はリーク電流を表す矢印であ
る。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- (1)第1導電型半導体基板の主表面に設けられ、所定
の電位が与えられる第2導電型の環状領域と、該環状領
域及び前記第1導電型半導体基板の主表面上に設けられ
、その接触端が前記環状領域上に位置する第1導電型の
半導体層と、 該第1導電型の半導体層上に設けられ、その接触端が前
記環状領域上方又は該環状領域の外側の前記第1導電型
の半導体層の主表面上に位置する金属層とを備えたこと
を特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1315865A JP2758465B2 (ja) | 1989-12-04 | 1989-12-04 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1315865A JP2758465B2 (ja) | 1989-12-04 | 1989-12-04 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03175677A true JPH03175677A (ja) | 1991-07-30 |
JP2758465B2 JP2758465B2 (ja) | 1998-05-28 |
Family
ID=18070525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1315865A Expired - Fee Related JP2758465B2 (ja) | 1989-12-04 | 1989-12-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2758465B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63192274A (ja) * | 1987-01-13 | 1988-08-09 | フェアチャイルド セミコンダクタ コンポレーション | 耐アルファ粒子スタティックランダムアクセスメモリ用改良型ショットキーバリアダイオード |
JPH0265359A (ja) * | 1988-08-31 | 1990-03-06 | Nec Corp | ボタン電話装置 |
-
1989
- 1989-12-04 JP JP1315865A patent/JP2758465B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63192274A (ja) * | 1987-01-13 | 1988-08-09 | フェアチャイルド セミコンダクタ コンポレーション | 耐アルファ粒子スタティックランダムアクセスメモリ用改良型ショットキーバリアダイオード |
JPH0265359A (ja) * | 1988-08-31 | 1990-03-06 | Nec Corp | ボタン電話装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2758465B2 (ja) | 1998-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3914785B2 (ja) | ダイオード素子 | |
US20040061195A1 (en) | Semiconductor device and manufacturing method thereof | |
JPH02137368A (ja) | 半導体整流装置 | |
JP2003069045A (ja) | 半導体装置 | |
JPS6343371A (ja) | 半導体ダイオ−ド | |
JP2018067690A (ja) | 半導体装置とその製造方法 | |
TWI790141B (zh) | 寬能隙半導體元件與其製造方法 | |
JP3489567B2 (ja) | 半導体素子 | |
JP3623687B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
JPH06268202A (ja) | 高耐圧炭化珪素ショットキ−・ダイオ−ド | |
JPH03175677A (ja) | 半導体装置 | |
JP3482959B2 (ja) | 半導体素子 | |
JPS5921170B2 (ja) | Mos型半導体装置 | |
JP2005005486A (ja) | 炭化けい素半導体装置 | |
JP3551154B2 (ja) | 半導体素子 | |
GB1576457A (en) | Semiconductor devices | |
TWI837700B (zh) | 合併PiN蕭特基(MPS)二極體與其製造方法 | |
JP7115108B2 (ja) | 半導体装置 | |
JP4383250B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
JPH06163878A (ja) | 半導体装置 | |
JP2007234931A (ja) | 半導体装置 | |
JP3620344B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
JPS5992575A (ja) | 半導体集積回路装置におけるシヨツトキバリアダイオ−ド | |
JP3149483B2 (ja) | プレーナ型半導体整流素子 | |
JPH0697691B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |