JPH03172027A - 誤り訂正処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 誤り訂正処理装置に関し、 ユークリッド互除での処理時間を短くして誤り訂正処理
の処理速度を向上できる誤り訂正処理装置を提供するこ
とを目的とし、 所定の被除多項弐を除多項式で割り算し、その剰余をさ
らに除多項式で割り算して剰余の次数がある条件を満た
すまで繰り返すユークリソド互除の処理過程を含んでリ
ードソロモン符号の誤り訂正処理を行う誤り訂正処理装
置において、前記２つの多項式の係数を記憶する記憶手
段と、記憶手段に記憶された被除多項式および除多項式
の係数を入れ換えて出力する交換手段と、前記２つの多
項弐の割り算を１回行う毎に各多項式の係数を入れ換え
るように指令し、剰余の次数がある条件を満たすまでこ
の指令を繰り返す演算指令手段と、交換手段により入れ
換えられた各多項式の係数に基づいてユークリッド互除
のための割り算を１多項式毎に行う演算手段と、を設け
るように構戒する。

〔産業上の利用分野〕

本発明は、誤り訂正処理装置に係り、詳しくは、ディジ
タル信号の誤り訂正処理で、リードソロモン符号を用い
る際のユークリソド互除を行う誤り訂正処理装置に関す
る。

ディジタル伝送・記録システムでは、伝送あるいは記録
しようとずるｋビノトの情報にｍビットの誤り検査ビッ
トあるいは誤り訂正ビットを付加し、（ｋ１−ｍ）ビッ
トの符号語を構成して伝送あるいは記録を行う。

伝送あるいは記録・再生の過程で誤りが発生した場合に
は、復号時に誤り検出ビットを利用して元の情報を推定
する。ある符号語に誤りが生した場合、それが他のどの
符号語にも一致しなければ誤りが生したことが分かるし
、さらにそれが他の符号語の誤りの結果とも一致しなけ
れば訂正も可能となる。

ディジタル信号の誤りには、誤りの発生する割合が平均
しているランダム誤りと、誤りが部分的に集中して発生
するバースト誤りがあり、例えば磁気記録の場合、媒体
ノイズや背景ノイズのようなランダムノイズにより発生
する誤りはランダム誤りとなり、媒体磁性層の欠陥やち
りの混入などで発生するドロップアウトはバースト誤り
となる。

なお、一般の伝送システムに比べてバースト誤りが多い
のが磁気記録の特徴である。バースト誤りへの対応には
２つの考え方がある。その一つはハースト誤りをランダ
ム誤り化して処理する方法であり、他の１つは個々のビ
ノトを対象にしているものに対して、あるまとまり（ブ
ロソク）の中で処理をしようという考え方である。

このような考えのもとに構成する符号はブロソク符号と
呼ばれ、ブロソク符号には鎖状符号（積符号）、リード
ソロモン符号、隣接符号などかあり、いずれも、例えば
磁気記録システムの中に適用されている。

ところで、リードソロモン符号の誤り訂正処理において
は、ユークリソド互除という処理過程が必要である。こ
のため、アルゴリズムが提供され、ソフトウエアにより
実現されているが、データ量が多いために処理に時間が
かかり、誤り訂正処理速度が低下するので、この時間を
短縮する必要がある。

〔従来の技術〕

従来の誤り訂正処理装置では、ユークリッド互除を第５
図に示すようなアルゴリズムによってソフトウエアで実
現している。

ここで、ユークリッド互除は多項式の割り算の繰り返し
であり、次のように示される。すなわち、ユーク゛リッ
ド互除とは、ある多項式をＡｌｘｌ、Ｂ　（Ｘｌとする
と、 Ａｆｘｌ　÷Ｂ　（Ｘｌ　−Ｑｏ　（ｘｌ余ＲＯ（Ｘ）
Ｂｔｘｌ　÷Ｒ　Ｏ　（ｘｉ　一Ｑ　ｌ　（Ｘｌ余Ｒｌ
（Ｘ）Ｒ．。÷Ｒ１。）　一Ｑ　ｚ　（ｘｌ余Ｒ２軸》
という多項式の割り算を、ある条件を満たすまで繰り返
すものである。

なお、光ディスク誤り訂正の場合、 Ａ（．）　　一Ｘ′６ Ｂ　（Ｘｌ　　＝　Ｓ　１５Ｘ　”　＋　Ｓ　１４Ｘ　
”　十・・・・・・＋ＳＩ　Ｘ＋ＳＯ と決められており、割り算は余りの次数が７次以下にな
るまで繰り返される。

第５図に示すユークリソド互除アルゴリズムによる基本
方程式の解を求めるフローチャートでは、Ｐ．　　（ス
テップを示す。以下、同様〉で各値の初期設定を行い、
Ｐ．，Ｐ３では図示の演算を行い、Ｐ４でＮｏのときは
Ｐ．に戻り、Ｐ６で誤り位置多項式σ，２，および誤り
数値多項式η，２，を求める．なお、図中の〔　　〕は
除算の商、δはＵ　Ｉ　＋２１の最大次数の係数を表す
。

〔発明が解決しようとする課匙〕 しかしながら、このような従来の誤り訂正処理装置にあ
っては、第５図のフローチャートで示すアルゴリズムを
実行する際に、この割り算を１係数毎に行っているため
、１回の割り算の結果を得るのに除多項式の次数と、除
多項式と被除多項式の次数の差とに比例するステソプ数
が必要となる。

また、誤りの数が多くなると、ユークリソド互除での割
り算の回数が増える。

したがって、誤りの数が多くなると、割り算の数と、そ
の割り算にかかるステソプ数の分に応して処理時間が長
くなり、誤り訂正速度が低下するといった問題点があっ
た。

そこで本発明は、ユークリソド互除での処理時間を短く
して、誤り訂正処理の処理速度を向上できる誤り訂正処
理装置を提供することを目的としている。

〔課題を解決するための手段〕

本発明による誤り訂正処理装置は上記目的達戒のため、
所定の被除多項式を除多項式で割り算し、その剰余をさ
らに除多項式で割り算して剰余の次数がある条件を満た
すまで繰り返すユークリソド互除の処理過程を含んでリ
ードソロモン符号の誤り訂正処理を行う誤り訂正処理装
置において、前記２つの多項式の係数を記憶する記憶手
段と、記憶手段に記ｔＱされた被除多項式および除多項
式の係数を入れ換えて出力する交換手段と、前記２つの
多項式の割り算を１回行う毎に各多項式の係数を入れ換
えるように指令し、剰余の次数がある条件を満たすまで
この指令を繰り返す演算指令手段と、交換手段により入
れ換えられた各多項式の係数に基づいてユークリソド互
除のための割り算をｌ多項式毎に行う演算手段と、を設
けている。

〔作用〕

本発明では、被除多項式と除項式の割り算をｌ回行う毎
に各多項弐の係数が交換手段により入れ換えられ、除多
項式の係数を可変としながらユークリフド互除のための
割り算が繰り返される。

したがって、割り算が１多項式毎に行われることになり
、割り算の回数が少なくなってユークリソド互除での処
理特間が短くする。

〔原理説明〕

第１、２図は本発明の原理説明図である。

第１図において、（１−１）〜（ｉｎ）、（２−１）〜
（２−（ｎ＋１））は何れもフリツブフロソプ回路であ
り、剰余（被除多項式でもある）および除多項式の各係
数をそれぞれ記憶する記憶手段に相当するもの、３、４
は有限体の演算回路で、２人力の乗算および除算をする
もの、５は２人力のエクルクルーシブオア（ＥＯＲ）回
路で、有限体の減算回路に相当するものである。演算回
路３、４およびＥＯＲ回路５は演算手段を構成している
。なお、第１図は原理説明図であるため、説明の都合上
、交換手段および演算指令手段は図示を省略している。

以上の構成において、 被除多項式’　Ａ（Ｘｌ　　−ＸＩｌ＋Ｘ’　十Ｘ’　
＋Ｘｔ−１−除多項式　：　Ｂ（１１１＝Ｘ’　＋Ｘ’
　＋Ｘ”　＋１の割り算を行う場合を第２図（ａ）〜（
ｄ）を参１ １ 照して説明する。

まず、第２図（ａ）に示すように、フリソブフロップ回
路（１−１）〜（１−６）の状態を初めに“０”を、ま
た、フリップフロソプ回路（２１）〜（２−７）に除多
項式の係数を右端が高次の係数となるように設定してお
き、フリソブフロソプ回路（１−１）〜（１−６）の左
端から被除多項式を高次の項の係数から順に入れると、
第２図（ａ）に示すようになる。なお、図示の煩雑さを
避けるため、第２図（ａ）には各部の部材番号を明示す
るが、第２図（ｂ）〜（ｄ）ではこれを省略する。

第２図（ａ）の状態から演算回路３、４により被除多項
式を除多項式で割り算する演算について各係数毎に演算
を行い、係数を右へ１つだけシフトすると、その結果は
第２図（ｂ）に示すようになる。各係数結果がプリップ
フロンプ回路（１−１）〜（１−６）に表されている。

すなわち、剰余が自動的に演算回路３、４に送られる係
数を有する多項式となり、これが次回の割り算で被除多
項弐となって、さらにフリソプフロソプ回路（２１）（
２−７）に入れられた除多項式で割り算されることとな
る。次いで、同様にして２回目の割り算を行うと、第２
図（ｃ）に示すようになり、さらに３回目の割り算の結
果は第２図（ｄ）のように示される。

以上の処理を筆算による演算と比べてみる。筆算で割り
算を行うと、別表１に示すようになる。

そして、各段階の剰余は別表１に示すように第２図（ａ
）〜（ｄ）の状態にそれぞれ対応したものとなる。この
とき、フリソブフロノプ回路（１１）〜（１−６）内の
数字は各係数に対応している。したがって、本発明では
ユークリッド互除での割り算が１多項式毎に行われるこ
ととなり、従来に比べ割り算の回数を格段に少なくする
ことができ、ユークリソド互除の処理の処理時間を短く
して、誤り訂正処理の処理速度を向上させることができ
る。また、このような効果は誤りの数が多くなり、デー
タ量が多くなったような場合に、特に頭著なものとなる
。

（実施例〕 以下、本発明の実施例を説明する。

第３、４図は本発明に係る誤り訂正処理装置の一実施例
を示す図である。第３図は誤り訂正処理装置におけるユ
ークリソド互除装置の構戒を示すもので、第１図に示し
たものと同一構成部分には同一の符号を付している。図
中、６、７はセレクタ（交換手段に相当）で、フリソプ
フロソプ回路（１１）〜（１−ｎ）およびフリソプフロ
ソブ回路（２−１）〜（２−（ｎ＋Ｉ）ｌに記憶された
各多項式の係数を入れ換えてＥＯＲ回路５および演算回
路３にそれぞれ出力するもの、８、９はカウンク（演算
指令手段に相当）で、２つの多項弐の割り算を１回行う
毎に各多項式の係数を入れ換えるようにセレクタ６、７
に指令し、剰余の次数がある条件を満たすまで（本実施
例では次数が「７ｊ以下となるまで）この指令を繰り返
すように剰余の次数の管理を行うものである。ｃｌｏｃ
ｋ１、ｃｌｏｃｋ２はフリソプフロソプ回路（１１）〜
（１−ｎ）およびフリソプフロップ回路（：２−１）〜
（２−（ｎ＋１））をシフト動作させるときのタイミン
グクロソクである。

以上の構成において、 被除多項式’　Ａ　（Ｘ）　　＝　ｘ 除多項式”　Ｉ　ｘ　）　　一Ｓ　１　５　Ｘ　”　＋
　Ｓ＋　４　Ｘ　”　−Ｆ・・・・・・＋Ｓ　　Ｘ＋Ｓ
Ｏ についてユークリッド互除を行う場合を第４図（ａ）〜
（ｆ）を参照して説明する。

まず、プリンブフロソブ回路（１−１）〜（Ｉｎ）に被
除多項式を、フリソププロップ回路（２−１）〜（２−
（ｎ＋１）ｌに除多項式を第１図の場合と同様に高次の
項の係数から順にセットする。この状態は第４図（ａ）
のように示される。なお、図示の煩雑さを避けるため本
発明の原理説明の場合と同様に、第４図（ａ）には各部
の部材番号を明示するが、第４図（ｂ）〜（Ｎではこれ
を省略する。

次いで、被除多項式のフリソプフロノプ回路（１　−　
１）〜（１−ｎ）の方に〔２つの多項式の次数の差＋１
〕回のクロソク（ｃｌｏｃｋｌに対応）を与えるととも
に、セレクタ６、７を第４図（ａ）で太線で示すように
切り換えて係数Ｓ０〜ＳＩ５を演算回路３および演算回
路４に送るとともに、ｃｌｏｃｋｌのタイミングに同期
してＡ《８》÷Ｂ　Ｔｘ）の割り算を行い、フリソプフ
ロソプ回路（１−１）〜（１−ｎ）に次の式で示す剰余
多項式Ｒ　ｏ　（Ｘｉを生成する。

ＲＯｌｘｌ＝　ｒｏＩ４　　Ｘ”十ｒｏＩ３　　Ｘ１３
＋＋　ｒｏ，Ｘ１４＋　ｆＯＯ 但し、ｒ０１，〜ｒ０。は剰余多項式の係数なお、カウ
ンタ８は剰余多項式の次数を記憶するもので、１つの多
項式の割り算の際に１つ、また右シフト１回につき１つ
だけ値をダウンさせる。

一方、カウンタ９は右シフトする際に何回シフトしたの
かを記憶している。したがって、第４図（ａ）の状態で
はカウンタ８の値が〔１５〕、カウンタ９の値が（０）
となっている。

次いで、第４図（ｂ）に示すように、セレクタ６、７の
セレクタおよびクロノクを入れ換えて割り算を行うが、
この場合剰余多項式の最高次数（図中では一番右側のフ
リノブフロソブ回路）が“０”のときは、最高次が“Ｏ
”でなくなるまで右にシフ１・シた後入れ換える。以後
、これを剰余多項式の次数、すなわら、カウンタ８の値
が７次以下にｔ（るまで繰り返していく。

ここで、剰余多項式の次数は除多項式の次数より一次以
上小さい。したがって、多項弐の割り算をし、剰余多項
弐を求めるまでに最小２クロックかかる。そのため、第
４図（ｂ）では剰余多項弐の次数ｄｅｇＲｏｔ。−１４
で終了条件を満たしていないため、セレクタ６、７を切
り換えてｃｌｏＣｋ２に２ク［１ノク与える。ところが
、割り算の結果、剰金多項式の次数が除多項弐の次数よ
り２次以上小さくなった場合、次の割り算を完結するた
めには、次数の差の分だけ余分にクロソクを与える（割
り算を行う）必要がある。これは、すなわち上で述べた
剰余多項式の最高次係数が“０”の場合であるから、右
シフトする際に何回シフトしたかを別のカウンタ９に記
惇ずることとし、次の割り算では〔カウンタ９の値＋２
〕回クロソクを与えるようにする。なお、右シフトは単
に剰余多項式側のフリソプフロソプ回路にクロックを与
えることにより実行できる。フィードバック量が“０”
であるためである。したがって、カウンタ８は１つの多
項式の割り算の際に１つ、また右シフト１回につき１つ
値をダウンする。その結果、値が“７”以下になったら
条件が満たされたと判断してダウンカウンタを終了する
。なお、本実施例において、多項弐の次数および終了条
件は可変である． 以上の動作の様子は、引き続き第４図（Ｃ）以下に示さ
れる。すなわち、第４図（ｃ）ではＢ　（Ｘ）÷Ｒｈｔ
ｘｔの余り、Ｒｌ（Ｘｌが、 Ｒｌ　（ｘｌ　＝　ｒ　ＩＩＩ　ｘｌｌ＋ｒ　１１０　
Ｘ”＋・・・…十ｒ　　Ｘ＋ｒ となり、剰余次数はｄｅｇ　Ｒ　Ｉ　（Ｘ）　＝１３と
なる。そして、最高次数は０なのでｃｌｏｃｋ２にｌク
ロ・７ク与えてシフトし、第４図（ｄ）の状態に移り、
ここでも同様にシフトさせる。次いで、第４図（ｅ）の
シフト状態では最高次数≠“０′なので、再び割り算を
開始し、〔２＋カウンタ９の値（＝２）〕クロソクをｃ
ｌｏｃｋ）に与える。次いで、第４図（ｆ）に移り、Ｒ
Ｏ［Ｘ）÷Ｒ．．ｘ．の余りＲ！ｌｘｌは、 ＲＺ（ｘｌ−ｒｚｌｏ　　ｘｌＬｌ＋ｒ　２９Ｘ９＋・
・・・・・＋　ｒ，，Ｘ＋ｒ，。

となる。以後、カウンタ８の値が“７”以下になるまで
このような演算を繰り返してユークリント互除を行う。

したがって、本実施例では、本発明の原理説明の項で述
べたのと同様の効果を得ることができる。

なお、本発明の適用は上記各例に述べた態様に限定され
るものではなく、２つの多項式の最大公約多項弐を求め
るためのユークリソド互除装置にも全て適用できる。

〔発明の効果〕

本発明によれば、割り算を１多項式毎に行ってユークリ
ッド互除での処理時間を短くすることができ、誤り訂正
処理の処理速度を向上させることができる。

【図面の簡単な説明】

第ｌ、２図は本発明の原理を説明する図であり、第１図
はその構成図、 第２図（ａ）〜（ｄ）はその動作を説明する図、第３、
４図は本発明に係る誤り訂正処理装置の一実施例を示す
図であり、 第３図はその構威図、 第４図（ａ）〜（ｆ）はその動作を説明する図、第５図
は従来のユークリソド互除を行うフローチャートである
。 １−１〜１−ｎ・・・・・・フリソプフロソプ回路（記
憶手段）、 ２−１　　（２　−　（ｎ＋１））・・・・・・フリッ
フ゜フロップ回路（記憶手段）、 ６、 ７・・・・・・セレクタ （交換手段） ８、 ９・・・・・・カウンタ （演算指令手段） 代 理 人

Claims (1)

1. 【特許請求の範囲】 　所定の被除多項式を除多項式で割り算し、その剰余を
   さらに除多項式で割り算して剰余の次数がある条件を満
   たすまで繰り返すユークリッド互除の処理過程を含んで
   リードソロモン符号の誤り訂正処理を行う誤り訂正処理
   装置において、前記２つの多項式の係数を記憶する記憶
   手段と、記憶手段に記憶された被除多項式および除多項
   式の係数を入れ換えて出力する交換手段と、前記２つの
   多項式の割り算を１回行う毎に各多項式の係数を入れ換
   えるように指令し、剰余の次数がある条件を満たすまで
   この指令を繰り返す演算指令手段と、 交換手段により入れ換えられた各多項式の係数に基づい
   てユークリッド互除のための割り算を１多項式毎に行う
   演算手段と、 を設けたことを特徴とする誤り訂正処理装置。