JPH05100880A - 誤り位置及び誤りパターン導出回路 - Google Patents
誤り位置及び誤りパターン導出回路Info
- Publication number
- JPH05100880A JPH05100880A JP3257945A JP25794591A JPH05100880A JP H05100880 A JPH05100880 A JP H05100880A JP 3257945 A JP3257945 A JP 3257945A JP 25794591 A JP25794591 A JP 25794591A JP H05100880 A JPH05100880 A JP H05100880A
- Authority
- JP
- Japan
- Prior art keywords
- error
- circuit
- error position
- deriving
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【目的】 誤り訂正符号化されたブロック型データ列か
ら、それに対応したシンドロームを導き、そのシンドロ
ームから誤り位置多項式、誤り数値多項式を導き、それ
ら二つの多項式から誤り位置と誤りパターンを導出する
誤り訂正回路において、誤り位置導出計算に並行して、
その途中の値を用いて同時に誤りパターンを導出するこ
とを特徴とした誤り位置及び誤りパターン導出回路を提
供することで誤り訂正処理の高速化をはかる。 【構成】 誤り位置の導出を代入ブロック回路と加算回
路(XOR9)で行う。加算回路の出力が零チェック回
路によって零と判定されたら、その時の代入ブロック回
路の出力値を用いて誤りパターンを導出する。これらに
よって誤り位置及び誤りパターンの導出処理を、従来の
誤り位置のみの導出に要した処理時間と同程度で終了さ
せることができる。
ら、それに対応したシンドロームを導き、そのシンドロ
ームから誤り位置多項式、誤り数値多項式を導き、それ
ら二つの多項式から誤り位置と誤りパターンを導出する
誤り訂正回路において、誤り位置導出計算に並行して、
その途中の値を用いて同時に誤りパターンを導出するこ
とを特徴とした誤り位置及び誤りパターン導出回路を提
供することで誤り訂正処理の高速化をはかる。 【構成】 誤り位置の導出を代入ブロック回路と加算回
路(XOR9)で行う。加算回路の出力が零チェック回
路によって零と判定されたら、その時の代入ブロック回
路の出力値を用いて誤りパターンを導出する。これらに
よって誤り位置及び誤りパターンの導出処理を、従来の
誤り位置のみの導出に要した処理時間と同程度で終了さ
せることができる。
Description
【0001】
【産業上の利用分野】本発明は、メモリシステムを始め
とする、各種ディジタルシステムの信頼性向上にかかわ
る誤り訂正の分野において、より高速な誤り訂正及び消
失訂正処理を行う誤り位置及び誤りパターン導出回路に
関する。
とする、各種ディジタルシステムの信頼性向上にかかわ
る誤り訂正の分野において、より高速な誤り訂正及び消
失訂正処理を行う誤り位置及び誤りパターン導出回路に
関する。
【0002】
【従来の技術】近年、メモリシステム等のディジタルシ
ステムの信頼性向上の対策としてGF(2m )上のリー
ドソロモン符号を中心とする、各種誤り訂正符号が盛ん
に利用されている。このリードソロモン符号の復号法に
はバーレカンプマッシィー法、ユークリッド法等のアル
ゴリズムが知られており、これらの方法によって求めら
れた誤り位置多項式σ(X)及び誤り数値多項式ω
(X)によって誤りの発生した位置とそのパターンを導
くことで復号される。このσ(X)とω(X)から誤り
位置とパターンを導く過程は従来次のように行われてい
た。
ステムの信頼性向上の対策としてGF(2m )上のリー
ドソロモン符号を中心とする、各種誤り訂正符号が盛ん
に利用されている。このリードソロモン符号の復号法に
はバーレカンプマッシィー法、ユークリッド法等のアル
ゴリズムが知られており、これらの方法によって求めら
れた誤り位置多項式σ(X)及び誤り数値多項式ω
(X)によって誤りの発生した位置とそのパターンを導
くことで復号される。このσ(X)とω(X)から誤り
位置とパターンを導く過程は従来次のように行われてい
た。
【0003】まずσ(X)にGF(2m )の元を逐次代
入し、その根となるものを見つける。この根が、誤り位
置に対応する。これらを{Q1、Q2 、…、Qt }とお
く。次にこの根をω(X)/(K・σ’(X))に代入
する。この値が誤りパターンに相当する。ここで、Kは
ある定義を表し、σ’(X)はσ(X)を形式的に微分
したものを表す。この部分は復号アルゴリズムにおいて
最も処理時間を要する部分の一つであり、この部分の処
理時間の短縮が課題となっていた。
入し、その根となるものを見つける。この根が、誤り位
置に対応する。これらを{Q1、Q2 、…、Qt }とお
く。次にこの根をω(X)/(K・σ’(X))に代入
する。この値が誤りパターンに相当する。ここで、Kは
ある定義を表し、σ’(X)はσ(X)を形式的に微分
したものを表す。この部分は復号アルゴリズムにおいて
最も処理時間を要する部分の一つであり、この部分の処
理時間の短縮が課題となっていた。
【0004】
【発明が解決しようとする課題】従来の技術では、誤り
位置多項式σ(X)にガロア体の元を逐次代入していく
ことによってその根に対応する誤り位置を求め、その結
果を用いて誤りパターンを求めるという2段階の処理で
誤り位置とパターンを導いている。その中でも特に誤り
パターン導出の処理時間の短縮が課題となっていた。
位置多項式σ(X)にガロア体の元を逐次代入していく
ことによってその根に対応する誤り位置を求め、その結
果を用いて誤りパターンを求めるという2段階の処理で
誤り位置とパターンを導いている。その中でも特に誤り
パターン導出の処理時間の短縮が課題となっていた。
【0005】本発明の目的は、この誤りパターンの導出
処理に関して、その処理過程に誤り位置の導出処理と重
複する部分があることに注目し、これら2つの処理を並
行して行い、小さな規模で、かつ処理時間を短縮する回
路を提供することにある。
処理に関して、その処理過程に誤り位置の導出処理と重
複する部分があることに注目し、これら2つの処理を並
行して行い、小さな規模で、かつ処理時間を短縮する回
路を提供することにある。
【0006】
【課題を解決するための手段】本発明の誤り位置及びパ
ターン導出回路は、誤り訂正符号化されたブロック型デ
ータ列から、それに対応したシンドロームを導く手段
と、前記シンドロームから誤り位置多項式と誤り数値多
項式を導く手段と、前記二つの多項式から誤り位置と誤
りパターンを導出する時に、誤り位置を導出する計算に
並行して、その途中の値を用いて同時に誤りパターンを
導出する手段とを有することを特徴とする。
ターン導出回路は、誤り訂正符号化されたブロック型デ
ータ列から、それに対応したシンドロームを導く手段
と、前記シンドロームから誤り位置多項式と誤り数値多
項式を導く手段と、前記二つの多項式から誤り位置と誤
りパターンを導出する時に、誤り位置を導出する計算に
並行して、その途中の値を用いて同時に誤りパターンを
導出する手段とを有することを特徴とする。
【0007】
【作用】バーレカンプマッシィー法、あるいはユークリ
ッド法によって得られた誤り位置多項式σ(X)、及び
誤り多項式ω(X)を各々次のようにおく。
ッド法によって得られた誤り位置多項式σ(X)、及び
誤り多項式ω(X)を各々次のようにおく。
【0008】
【数1】
【0009】ここで、ω(X)の代わりに次のような多
項式ω* (X)の係数ωj-1 /j=1、…、tを用意し
ておく。
項式ω* (X)の係数ωj-1 /j=1、…、tを用意し
ておく。
【0010】
【数2】
【0011】ここで、σi が零に等しいときωj-1 /σ
j をωj-1 とおく。誤り位置導出処理では、式(1)に
ガロア体の元{α0 、α1 、α2 、…、αi 、…、α
2m-2}=GF(2m )\{0}を逐次代入し、σj ・α
ij・j=0、…、t及びその和である以下の値を求め
る。
j をωj-1 とおく。誤り位置導出処理では、式(1)に
ガロア体の元{α0 、α1 、α2 、…、αi 、…、α
2m-2}=GF(2m )\{0}を逐次代入し、σj ・α
ij・j=0、…、t及びその和である以下の値を求め
る。
【0012】
【数3】
【0013】この式(4)が零に等しかった場合、式
(3)の係数とσj ・αij、j=0、…、tを用いて次
の式(5)を求め、式(4)にある係数を乗じて次式
(6)を導く。
(3)の係数とσj ・αij、j=0、…、tを用いて次
の式(5)を求め、式(4)にある係数を乗じて次式
(6)を導く。
【0014】
【数4】
【0015】ここで、t’はt以下の最大の奇数、Ki
はあるGF(2m )\{0}の元を表すものとする。
又、式(5)は式(4)の各項σj ・αij、j=1、
…、tに式(3)の各項の係数ωj-1 /σj 、j=1、
…、tを乗じて、その総和を求めることによって得られ
る。そして、式(5)を式(6)で割り算したものが誤
り位置αi における誤りパターンに一致する。
はあるGF(2m )\{0}の元を表すものとする。
又、式(5)は式(4)の各項σj ・αij、j=1、
…、tに式(3)の各項の係数ωj-1 /σj 、j=1、
…、tを乗じて、その総和を求めることによって得られ
る。そして、式(5)を式(6)で割り算したものが誤
り位置αi における誤りパターンに一致する。
【0016】このように、式(4)の各項を用いること
によって、ω(X)、σ’(X)への{Q1 、…、
Qt }の代入に関する計算量、ハードウエア量を減らす
ことができる。
によって、ω(X)、σ’(X)への{Q1 、…、
Qt }の代入に関する計算量、ハードウエア量を減らす
ことができる。
【0017】
【実施例】本発明の実施例について図面を参照して説明
する。
する。
【0018】図1は、本発明の誤り位置及び誤りパター
ンの導出回路の一実施例を示すブロック図である。この
例では最大8重誤り訂正が可能である。図1の回路は、
代入ブロック101、102、…、108の8個と零チ
ェック回路110、9入力排他的論理和回路120、8
入力排他的論理和回路130、誤り位置導出ブロック1
40、誤りパターン導出ブロック150各1個を備えて
いる。図2は代入ブロック101、102、…、108
の詳細ブロック図であり、図3は誤りパターン導出ブロ
ック150の詳細ブロック図である。
ンの導出回路の一実施例を示すブロック図である。この
例では最大8重誤り訂正が可能である。図1の回路は、
代入ブロック101、102、…、108の8個と零チ
ェック回路110、9入力排他的論理和回路120、8
入力排他的論理和回路130、誤り位置導出ブロック1
40、誤りパターン導出ブロック150各1個を備えて
いる。図2は代入ブロック101、102、…、108
の詳細ブロック図であり、図3は誤りパターン導出ブロ
ック150の詳細ブロック図である。
【0019】代入ブロック101、102、…、108
は、バーレカンプマッシィー法あるいはユークリッド法
によって得られた誤り位置多項式に、ガロア体の元を逐
次代入する部分である。具体的には、ガロア体乗算器2
0、ラッチ(Latch)21、22、23、ライトパ
ルス発生回路(WPG)24、2入力マルチプレクサー
(MPX)25で構成される。代入ブロックに関する入
力値には、式(1)(2)で表される多項式の各項の係
数そのままでなく、次の式(7)(8)を用いる。
は、バーレカンプマッシィー法あるいはユークリッド法
によって得られた誤り位置多項式に、ガロア体の元を逐
次代入する部分である。具体的には、ガロア体乗算器2
0、ラッチ(Latch)21、22、23、ライトパ
ルス発生回路(WPG)24、2入力マルチプレクサー
(MPX)25で構成される。代入ブロックに関する入
力値には、式(1)(2)で表される多項式の各項の係
数そのままでなく、次の式(7)(8)を用いる。
【0020】
【数5】
【0021】尚、σ0 の値はそのまま用いる。図2の中
のラッチ1(Latch1)21には従来通りσj ・ α
ij、j=1、2、…、8が保存される。このσj ・
αij、j=1、2、…、8の導出は、σj にαj をi回
乗じて求める。従ってiは代入計算の繰り返し回数であ
るといえる。このαi に関してσ(αi )が零である場
合、ラッチ3(Latch3)23に新たにωj-1 ・α
ijを保存する。ラッチ1、ラッチ3の内容が各々このブ
ロックの出力aj 、bj 、(j=1、2、…、8)とな
る。
のラッチ1(Latch1)21には従来通りσj ・ α
ij、j=1、2、…、8が保存される。このσj ・
αij、j=1、2、…、8の導出は、σj にαj をi回
乗じて求める。従ってiは代入計算の繰り返し回数であ
るといえる。このαi に関してσ(αi )が零である場
合、ラッチ3(Latch3)23に新たにωj-1 ・α
ijを保存する。ラッチ1、ラッチ3の内容が各々このブ
ロックの出力aj 、bj 、(j=1、2、…、8)とな
る。
【0022】9入力排他的論理和回路120は、代入ブ
ロック101、102、…、108で得られたσj ・α
ij、j=1、2、…、8及びσ0 の和即ち、σ(αi )
を求める回路である。
ロック101、102、…、108で得られたσj ・α
ij、j=1、2、…、8及びσ0 の和即ち、σ(αi )
を求める回路である。
【0023】8入力排他的論理和回路130は、代入ブ
ロックで得られたωj-1 ・αij、j=1、2、…、8の
和即ち、αi ω(αi )を求める回路である。
ロックで得られたωj-1 ・αij、j=1、2、…、8の
和即ち、αi ω(αi )を求める回路である。
【0024】零チェック回路110は、σ(αi )が零
であるか否かを判定し、それが零である場合、出力信号
をアクティブにする。
であるか否かを判定し、それが零である場合、出力信号
をアクティブにする。
【0025】誤り位置導出ブロック140は、カウンタ
ーとレジスタ群からなり、1回の代入計算を行う度に、
1ずつ増加する。そして、零チェック回路110の出力
信号がアクティブになった時、その時のカウンターの値
をレジスターに保存しておく。このレジスター群に保存
されたカウンターの値が誤り位置に相当する。
ーとレジスタ群からなり、1回の代入計算を行う度に、
1ずつ増加する。そして、零チェック回路110の出力
信号がアクティブになった時、その時のカウンターの値
をレジスターに保存しておく。このレジスター群に保存
されたカウンターの値が誤り位置に相当する。
【0026】誤りパターン導出ブロック150は4入力
排他的論理回路30、ガロア体乗算器31、ラッチ(L
atch)32、33、ライトパルス発生回路(WP
G)34、定数ROM35、逆元ROM36、レジスタ
群37、マルチプレクサ(MPX)38、39からな
る。零チェック回路110の出力がアクティブになった
時、次の計算を行う。 1.αi σ’(αi )=σ1 ・αi +σ3 ・α3i+σ5
・α5i+σ7 ・α7i 2.Ki ×αi σ’(αi ) ここで、σj ・αij、j=1、3、5、7は代入ブロッ
ク101、102、…、108から得られる。(注意)
のマルチプレクサ(MPX)の切り替え信号は、対応す
る誤り位置多項式の係数σj 、j=1、2、…、8が零
の時、アクティブになるものとする。又、Ki は繰り返
し回数iによって定まる定数であり、この値は予め定数
ROM35として備えておく。そして、ガロア体の逆元
ROM36を用いてこれの逆元を求め、これと8入力排
他的論理和回路130の出力結果であるαi ω(αi )
との積を求め、レジスタ群37に保存する。このレジス
タ群に保存された値が誤りパターンに相当する。マルチ
プレクサ38の切り替え信号に零チェック回路110の
出力を用いることにすると図3の様にガロア体乗算器を
2回の乗算計算で共有でき、ハードウエアの削減も望め
る。
排他的論理回路30、ガロア体乗算器31、ラッチ(L
atch)32、33、ライトパルス発生回路(WP
G)34、定数ROM35、逆元ROM36、レジスタ
群37、マルチプレクサ(MPX)38、39からな
る。零チェック回路110の出力がアクティブになった
時、次の計算を行う。 1.αi σ’(αi )=σ1 ・αi +σ3 ・α3i+σ5
・α5i+σ7 ・α7i 2.Ki ×αi σ’(αi ) ここで、σj ・αij、j=1、3、5、7は代入ブロッ
ク101、102、…、108から得られる。(注意)
のマルチプレクサ(MPX)の切り替え信号は、対応す
る誤り位置多項式の係数σj 、j=1、2、…、8が零
の時、アクティブになるものとする。又、Ki は繰り返
し回数iによって定まる定数であり、この値は予め定数
ROM35として備えておく。そして、ガロア体の逆元
ROM36を用いてこれの逆元を求め、これと8入力排
他的論理和回路130の出力結果であるαi ω(αi )
との積を求め、レジスタ群37に保存する。このレジス
タ群に保存された値が誤りパターンに相当する。マルチ
プレクサ38の切り替え信号に零チェック回路110の
出力を用いることにすると図3の様にガロア体乗算器を
2回の乗算計算で共有でき、ハードウエアの削減も望め
る。
【0027】本回路を光磁気ディスクの符号フォーマッ
トとして採用されているGF(28 )上の(120、1
04、17)リードソロモン符号の復号器として用いた
場合、8バイトの誤りに対する誤り位置及び誤りパター
ン導出処理に要するクロック数は456クロックであ
り、従来の方法による誤り位置のみの導出に要するクロ
ック数440とほぼ同じである。従って本発明の回路を
用いることで、最大8バイトの誤りに対しても従来方式
の誤り位置のみの導出処理時間とほぼ同じ時間内で、誤
り位置及び誤りパターンの導出処理を終えることができ
る。
トとして採用されているGF(28 )上の(120、1
04、17)リードソロモン符号の復号器として用いた
場合、8バイトの誤りに対する誤り位置及び誤りパター
ン導出処理に要するクロック数は456クロックであ
り、従来の方法による誤り位置のみの導出に要するクロ
ック数440とほぼ同じである。従って本発明の回路を
用いることで、最大8バイトの誤りに対しても従来方式
の誤り位置のみの導出処理時間とほぼ同じ時間内で、誤
り位置及び誤りパターンの導出処理を終えることができ
る。
【0028】
【発明の効果】以上のように、誤り位置多項式へのガロ
ア体の元の代入計算の途中の値を用いて、誤り位置の導
出計算に並行して誤りパターンを求めることで、同程度
の回路規模で処理時間を短縮することができる。
ア体の元の代入計算の途中の値を用いて、誤り位置の導
出計算に並行して誤りパターンを求めることで、同程度
の回路規模で処理時間を短縮することができる。
【図1】本発明の誤り位置及び誤りパターン導出回路の
位置実施例を示すブロック図。
位置実施例を示すブロック図。
【図2】代入ブロックの詳細ブロック図。
【図3】誤りパターン導出ブロックの詳細ブロック図。
101、102、…、108 代入ブロック 120 9入力排他的論理和回路 130 8入力排他的論理和回路 140 誤り位置導出ブロック 150 誤りパターン導出ブロック 20 ガロア体乗算器 21 Latch1 22 Latch2 23 Latch3 24 ライトパルス発生回路 25 2入力マルチプレクサ 30 4入力排他的論理和回路 31 ガロア体乗算器 32、33 ラッチ 34 ライトパルス発生回路 35 定数ROM 36 逆元ROM 37 レジスタブロック 38、39 マルチプレクサ
Claims (1)
- 【請求項1】 誤り訂正符号化されたブロック型データ
列から、それに対応したシンドロームを導く手段と、前
記シンドロームから誤り位置多項式と、誤り数値多項式
を導く手段と、前記二つの多項式から誤り位置と誤りパ
ターンを導出する時に、誤り位置を導出する計算に並行
して、その途中の値を用いて同時に誤りパターンを導出
する手段とを有することを特徴とした誤り位置及び誤り
パターン導出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3257945A JP2710176B2 (ja) | 1991-10-04 | 1991-10-04 | 誤り位置及び誤りパターン導出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3257945A JP2710176B2 (ja) | 1991-10-04 | 1991-10-04 | 誤り位置及び誤りパターン導出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05100880A true JPH05100880A (ja) | 1993-04-23 |
JP2710176B2 JP2710176B2 (ja) | 1998-02-10 |
Family
ID=17313398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3257945A Expired - Fee Related JP2710176B2 (ja) | 1991-10-04 | 1991-10-04 | 誤り位置及び誤りパターン導出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2710176B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06314978A (ja) * | 1993-04-28 | 1994-11-08 | Nec Corp | チェン・サーチ回路 |
KR100492267B1 (ko) * | 1996-09-11 | 2005-05-27 | 가부시끼가이샤 히다치 세이사꾸쇼 | 진공 처리장치 및 진공처리방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5866159A (ja) * | 1981-10-15 | 1983-04-20 | Nec Corp | リ−ド・ソロモン符号復号方式 |
-
1991
- 1991-10-04 JP JP3257945A patent/JP2710176B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5866159A (ja) * | 1981-10-15 | 1983-04-20 | Nec Corp | リ−ド・ソロモン符号復号方式 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06314978A (ja) * | 1993-04-28 | 1994-11-08 | Nec Corp | チェン・サーチ回路 |
KR100492267B1 (ko) * | 1996-09-11 | 2005-05-27 | 가부시끼가이샤 히다치 세이사꾸쇼 | 진공 처리장치 및 진공처리방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2710176B2 (ja) | 1998-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0114938B1 (en) | On-the-fly multibyte error correction | |
US6760742B1 (en) | Multi-dimensional galois field multiplier | |
US5440570A (en) | Real-time binary BCH decoder | |
US6119262A (en) | Method and apparatus for solving key equation polynomials in decoding error correction codes | |
JPH0452556B2 (ja) | ||
JP2005102213A (ja) | メッセージのcrcを計算するための方法 | |
US5805617A (en) | Apparatus for computing error correction syndromes | |
US5535225A (en) | Time domain algebraic encoder/decoder | |
EP0204576A2 (en) | Apparatus for and methods of decoding a BCH code | |
JP3354025B2 (ja) | エラー位置多項式の計算方法およびその装置 | |
EP0393080B1 (en) | Hypersystolic reed-solomon encoder | |
JP3305525B2 (ja) | 復号器、誤りロケータシーケンス生成器および復号方法 | |
US6978415B1 (en) | Variable redundancy cyclic code encoders | |
US20100174970A1 (en) | Efficient implementation of a key-equation solver for bch codes | |
US20080140740A1 (en) | Systems and methods for processing data sets in parallel | |
US6405339B1 (en) | Parallelized programmable encoder/syndrome generator | |
JP3245290B2 (ja) | 復号方法とその装置 | |
EP0595326B1 (en) | Reed-Solomon decoding with Euclid algorithm | |
JP3248098B2 (ja) | シンドローム計算装置 | |
JP2710176B2 (ja) | 誤り位置及び誤りパターン導出回路 | |
JP2553565B2 (ja) | ガロア体演算装置 | |
JP4368020B2 (ja) | データシンボルの操作システム、データシンボルをエンコードするためのエラー訂正システムおよびエラー訂正方法 | |
JPH06314978A (ja) | チェン・サーチ回路 | |
JP3126973B2 (ja) | 誤り訂正処理装置 | |
JPH07226687A (ja) | 誤り訂正処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |