JPH03167875A

JPH03167875A - 半導体記憶装置

Info

Publication number: JPH03167875A
Application number: JP30647889A
Authority: JP
Inventors: Soichi Sugiura; 杉浦　聡一
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-11-28
Filing date: 1989-11-28
Publication date: 1991-07-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）この発明は半導体記憶装置、特にダイナミックＲ　Ａ　
Ｍのメモリセルに関する。

（従来の技術）一般にダイナミックＲＡＭ　（以下、ＤＲＡＭと称する
）では、メモリセル部がキャパシタと選択川トランジス
タで構成されており、選択用トランジスタには、そのソ
ース及びドレイン領域に不純物としてＰ（リン）を含む
Ｎチャネル型Ａ′１られている。例えば、第４図はキャ
パシタとしてプレート電．極を用いたＤＲＡＭのメモリ
セル部分のパターン平面図である。Ｐ型のシリコン基板
上に各メそリセルを分離するフィールド絶縁膜２７とプ
レート電極２１が形成され、基板が露出した窓部に２個
のゲート電極２２が形成されている。ゲート電極２２で
分けられた窓部の基板表面には、選択用のトランジスタ
のソース，ドレイン頷域を形成するため、Ｐ（リン）を
導入してなるＮ型の不純物領域２３，　２４．　２５が
形成されている。

ところで、ＤＲＡＭの集積化をより進めようとすると、
素子分離領域の縮小化が要求されてくる。

しかしながら、現状のまま素子分離領域を縮小すれば素
子間の絶縁耐圧が低下する。特に、選択用のトランジス
タにおけるＮ型のソース，ドレイン領域形成のために導
入された不純物リンは熱拡散係数が大きく、その後の熱
処理により、その拡散領域が第４図における破線２６の
ように広がってしまい、それぞれ十分な素子分離が困難
になる。

従って、素子分離領域の縮小には各素子間の十分な絶縁
耐圧を得るために不純物リンの熱拡散後の広がりを考慮
に入れなければならない。

（発明が解決しようとする課題）このように従来では不純物としてＰ（リン〉を導入して
選択用のトランジスタのソース，ドレイン領域を形成す
る。リンは熱拡散係数が大きいので、後の熱処理で拡散
して領域が広がってしまい、特に素子分離領域の縮小化
による微細化の妨げになるという欠点がある。

この発明は上記のような事情を考慮してなされたもので
あり、その目的は、素子分離領域を縮小したより微細化
された半導体記憶装置を提供することにある。

［発明の構成］（課題を解決するための手段）この発明の半導体記憶装置は、メモリセルアレイを構成
する個々のセルトランジスタのソース，ドレイン領域を
形成する不純物がヒ素のみからなるダイナミック型のメ
モリセルと、前記メモリセル以外の周辺回路を構或し、
ソース，ドレインＭ域を形成する不純物がリンとヒ素を
含んでいるＮチャネル型のＭＯＳトランジスタとから構
成される。

（作用）この発明ではメモリセルにおいて、選択用トランジスタ
のソース，ドレイン領域を形成する不純物として熱拡散
の広がりがＰ（リン）に比べて少ないＡｓ　　（ヒ素）
のみを導入することによって、素子分離領域の縮小化に
よる微細化に寄与する。

また、その他の周辺回路として、ＮチャネルのＭＯＳト
ランジスタのソース，ドレイン領域においては、そのゲ
ート端下にはＩ　Ｘ　１　×１０１９Ｃｍ−’以下の濃
度のリンが導入され、その近傍にはＩＸＩＯ１９ｃｍ−
１以上の濃度のヒ素が導入されてなるＬＤＤ構造で高信
頼性を保つ。

（実施例）以ド、図面を参照してこの発明を実施例により説明する
。

第１図（ａ）はこの発明に係るダイナミック型のＲＡＭ
セル部分の構成を示すパターン・Ｆ面図である。また、
第１図（ｂ）は第１図（ａ）のパターン平面図における
Ａ−Ａ’に沿う断面図である。

Ｐ型シリコン基板１の表面に各メモリセル間を分離する
フィールド絶縁膜２が形成されている。また、基板１の
セル形成領域を除く全面に絶縁膜３を介して例えばポリ
シリコンからなるキャパシタ用のプレート電極４が形成
されている。プレート電極４に囲まれた基板１上には絶
縁膜３を介して２個の選択用トランジスタのゲート電極
５が形成されている。ゲート電ｔ！ｉｉＩ５で分けられ
た基板１表面には、選択用のトランジスタのソース，ド
レイン領域を形成するため、不純物としてＡｓ（ヒ素）
を導入してなるＮ型領域６，７．８が形成されている。

この発明ではｓ　Ｎ　”Ｉ．　ｎｈ域６，７．８にヒ素
のみをイオン注入して選択用のトランジスタのソース，
ドレイン領域が形成される。ヒ素はリンに比べて拡散係
数が小さく、第２図の分市図の実線で示されるように浅
く注入できる。ところが、リンはヒ素に比べて拡散係数
が大きいので、破線に示されるようは深くまで広く注入
が行われることになり、その後の熱処理によりさらに深
く広がってしまう。

従って、Ｎ型領域６，７．８に従来のリンの代りにヒ素
をイオン注入すれば、その後の熱処理による広がりが小
さくできるので、第１図における破線のようにＮ型領域
６，７．８は、各素子間の十分な絶縁耐圧が得られるま
ま、さらに素子分離領域の縮小化による微細化が推進さ
れる。

また、このようなメモリセルを制御する周辺回路では前
記メモリセル部の選択用のトランジスタよりも長時間動
作するので、その安定動作を保証するため、Ｎチャネル
のＭＯＳトランジスタについて、チャネルとソース，ド
レイン間に低濃度の不純物拡散層（Ｎ−）を設けたＬ　
Ｄ　Ｄ　（　ｌｉｇｈｔｌｙｄｏｐｅｄ　ｄｒａｉｎ　
）構造のものが用いられる。具体的には、第３図のＮチ
ャネルＭＯＳトランジスタの断面図に示すように、ソー
ス，ドレイン領域としてのＮ型領域は、ゲートＩ１端下
にはＩＸＩＯ１９ｃｍ−’以下の濃度のリンが添加され
てＮ一型領域ｌ２が形成され、その近傍にはＩ　Ｘ　１
　×１０１９ｃｍ−’以上の濃度のヒ素が添加されてＮ
＋型領域ｌ３が形成されたＬＤＤ構造とする。

前記ＮチャネルＭＯＳトランジスタの製造方法には種々
の方法があり、ゲートｌ１端部側面にマスクをかけるな
どしてヒ素、リンそれぞれ分けてイオン注入する方法や
、ヒ素、リン共にイオン注入し熱拡散により拡散係数の
違いを利用してゲート１１端下にリンイオンのＮ−ｕ領
域ｌ２を作り込む方法等があげられる。

上記実施例によれば、ＤＲＡＭの集積化をより進めるう
えで、素子分離領域の縮小化に関し有用であると共に信
頼性が高いものが得られる。なお、この火施例では、キ
ャパシタとしてプレート電極を有するメモリセルを用い
たが、これに限定されるものでなく、トレンチ型（溝堀
ＩＪ：！）のキャパシタや、スタック型１み上げ型）の
キャパシタを有するメモリセルにも利用できることはい
うまでもない。

［発明の効果］以上説明したようにこの発明によれば、メモリセルにお
いて、選択用トランジスタのソース，ドレイン領域を形
成する不純物として熱拡散の広がりがリンに比べて少な
いヒ素を導入するようにしたので、素子分離領域の縮小
化による微細化に寄与する。これにより、さらに微細化
された半導体記憶装置が提供できる。

【図面の簡単な説明】

第１図（ａ）はこの発明に係るダイナミック型のＲＡＭ
セル部分の構成を示すパターン平面図、第１図（ｂ）は
第１図（ａ）中のＡ−Ａ’線に沿う断面図、第２図は同
一条件下でイオン注入したヒ素とリン両原子の分布状態
を示す分市図、第３図はこの発明に係るＮチャネルＭＯ
Ｓトランジスタの断面図、第４図は従来のダイナミック
型のＲＡＭセル部分の構成を示すパターン平面図である
。１・・・Ｐ型シリコン基板、２・・・フィールド絶縁膜
、３・・・絶縁膜、４・・・プレート電極、５・・・ゲ
ート電極、６，７，８．１１・・・ゲート、ｌ２・・・
Ｎ一型領域、ｌ３・・・Ｎ＋型領域。

Claims

【特許請求の範囲】

（１）メモリセルアレイを構成する個々のセルトランジ
スタのソース、ドレイン領域を形成する不純物がヒ素の
みからなるダイナミック型のメモリセルと、前記メモリセル以外の周辺回路を構成し、ソース、ドレ
イン領域を形成する不純物がリンとヒ素を含んでいるＮ
チャネル型のＭＯＳトランジスタとを具備したことを特徴とする半導体記憶装置。
（２）前記メモリセル部以外の周辺回路を構成するＮチ
ャネルのＭＯＳトランジスタはそのゲート両側面下の基
板上に１×１０＾１＾９ｃｍ＾−＾３以下の濃度のリン
を含み、その近傍には１×１０＾１＾９ｃｍ＾−＾３以
上の濃度のヒ素を含んでソース、ドレイン領域を形成し
ていることを特徴とする請求項１記載の半導体記憶装置
。