JPH04291919A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に半導体表面がシリサイド化された内部回路
と、半導体表面がシリサイド化されていない入出力部と
を有する半導体装置の製造方法に関する。

【０００２】半導体装置の入出力部には、外部より予期
しない高電圧が印加されることがある。このような高電
圧によって静電破壊（静電放電ｅｌｅｃｔｒｏ−ｓｔａ
ｔｉｃ　ｄｉｃｈａｒｇｅＥＳＤ）が生じると、半導体
装置を破壊することも生じる。

【０００３】一方、近年半導体集積回路装置は、その集
積化、微細化が進み、拡散層も薄く、小さくなってきて
いる。このような拡散層の微細化と共に拡散層の抵抗が
問題となり、拡散層の低抵抗化が要求されている。この
ため、拡散層表面をメタルシリサイド化する技術が提案
されている。

【０００４】ところが、入出力部のトランジスタにもメ
タルシリサイド化を適用すると、ＥＳＤ耐性が低下して
しまう。

【０００５】

【従来の技術】半導体集積回路装置の内部回路に対して
は、メタルシリサイド化を行なって拡散層の低抵抗化を
図り、入出力部に対してはメタルシリサイド化を行なわ
ずにＥＳＤ耐性を保つ技術がある。

【０００６】図２（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）を参
照して、この技術を説明する。図２（Ａ）は、半導体集
積回路装置のトランジスタにシリサイド膜を形成した状
態を示す。半導体基板１表面上に、ゲート絶縁膜を介し
て多結晶シリコンのゲート電極５、８が形成され、内部
回路のトランジスタに対しては、ゲート電極５およびそ
の側壁上に形成されたサイドウォール酸化物をマスクと
して２回のイオン注入が行なわれ、いわゆるＬＤＤ（軽
くドープされたドレイン領域）構造を構成するソース領
域３、ドレイン領域４が形成されている。入出力部のト
ランジスタは、高い耐圧が要求されるため、より深い拡
散層を形成する必要があり、内部回路用イオン注入は行
なわれていない。

【０００７】内部回路のソース領域３、ドレイン領域４
を形成した段階において、入出力部のソース領域、ドレ
イン領域に相当するシリコン表面およびポリシリコン（
多結晶シリコン）のゲート電極８表面、内部回路のソー
ス領域３、ドレイン領域４のシリコン表面およびポリシ
リコンのゲート電極５表面は露出されている。

【０００８】このような半導体基板１表面上に、Ｔｉ等
のシリサイド化反応を生じる金属の膜を形成する。金属
膜形成後、たとえばＲＴＡ等の加熱工程を行なうことに
より、シリコン表面は金属とシリサイド化反応を起こし
、シリサイド膜１３〜１８を生じる。

【０００９】その後、未反応の金属膜を除去することに
より、図２（Ａ）の構造が得られる。このシリサイド膜
を形成する工程は、マスクを用いることなく実施するこ
とができる。このため、シリサイド膜が不要な入出力部
の露出表面にもシリサイド膜１６、１７、１８が形成さ
れてしまう。

【００１０】図２（Ｂ）は、入出力部のトランジスタの
ソース領域、ドレイン領域を形成する高濃度イオン注入
工程を示す。

【００１１】内部回路を覆うホトレジスト膜１１を形成
し、入出力部のトランジスタを露出し、高濃度のイオン
注入を行なって、入出力部トランジスタのソース領域６
、ドレイン領域７を形成する。このイオン注入は、半導
体表面のシリサイド膜１６、１７、１８を介して行なわ
れる。従来、このイオン注入をシリサイド形成前に行な
うこともあった。

【００１２】次に、図２（Ｃ）に示すように、不要な入
出力部のシリサイド膜を除去する。すなわち、入出力部
トランジスタの各領域上に形成されたシリサイド膜１６
、１７、１８がドライエッチング法等により除去され、
その下の半導体領域が露出する。

【００１３】なお、内部回路を覆うホトレジスト層１１
はそのまま残っており、内部回路のシリサイド膜は除去
されない。

【００１４】なお、シリサイド膜除去の工程において、
素子分離領域等の酸化膜もエッチングを受ける。その後
、ホトレジストマスク１１を除去すると、図２（Ｄ）の
構造を得る。内部回路のトランジスタは、そのソース領
域３、ドレイン領域４およびゲート電極５の表面にシリ
サイド膜１３、１４、１５が形成されている。これに対
し、入出力部のトランジスタにおいては、ソース領域６
、ドレイン領域７、およびゲート電極５の表面のシリサ
イド膜が除去されている。

【００１５】このようにして、入出力部のトランジスタ
においては、シリサイド膜が除去された高ＥＳＤ耐性の
トランジスタが得られる。

【００１６】

【発明が解決しようとする課題】以上説明した従来の技
術によれば、入出力部のトランジスタ表面のシリサイド
膜を除去するために、図２（Ｃ）に示すような独立のエ
ッチング工程を採用している。このため、工程数の増大
を招いている。

【００１７】また、シリサイド膜除去の際に、素子分離
領域等における絶縁膜の膜厚が減少し、その減少分を制
御しにくいという問題が生じる。

【００１８】本発明の目的は、工程数を特に増加する必
要なく、入出力部のシリサイド膜を効率よく除去するこ
とのできる半導体装置の製造方法を提供することである
。

【００１９】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン基板に形成され、複数のトランジス
タを有する半導体装置の製造方法であって、半導体基板
に形成された複数のトランジスタの所定半導体領域を露
出し、Ｔｉ膜と接触させ、Ｔｉシリサイド化した表面を
有する半導体領域を形成する第１工程と、内部回路に対
応する半導体基板表面をレジストパターンで覆う第２工
程と、露出されている入出力部のトランジスタに高濃度
の不純物注入を行ない、同時に表面のＴｉシリサイドを
アモルファス化する第３工程と、アモルファス化したＴ
ｉシリサイドを還元性の酸を含む除去剤で除去する第４
の工程とを含む。

【００２０】

【作用】Ｔｉシリサイド膜は、半導体基板上に結晶とし
て存在し、この状態では安定である。高濃度イオン注入
をこのＴｉシリサイド膜を通して行なうと、Ｔｉシリサ
イド膜はアモルファス化する。アモルファス化したＴｉ
シリサイドは、還元性の酸に対する耐性がなく、還元性
の酸によって溶解する。

【００２１】この性質を利用し、アモルファス化したシ
リサイド膜を除去することができる。

【００２２】たとえば、Ｈ２　ＳＯ４　、Ｈ２　Ｏ２　
等の還元性の酸を含むレジスト除去材を用いることによ
って、レジスト層除去と同時にＴｉシリサイド膜を取去
ることが可能である。

【００２３】Ｔｉシリサイド膜をアモルファス化する工
程は、入出力部トランジスタのソース領域およびドレイ
ン領域を形成するための高濃度イオン注入によって行な
うことができる。

【００２４】すなわち、Ｔｉシリサイド膜除去のため、
特に工程を増加する要なく、Ｔｉシリサイド膜を取去る
ことが可能である。

【００２５】

【実施例】図１に、本発明の実施例による半導体装置の
製造方法を示す。

【００２６】図１（Ａ）に示すように、たとえば、ｐ型
シリコンで形成され、素子分離領域２を形成した半導体
基板１表面にゲート酸化膜を介して、燐（Ｐ）をドープ
した多結晶シリコンのゲート電極５、８を形成する。次
に内部回路の各トランジスタに対し、ゲート電極５およ
びそのサイドウォール酸化膜をマスクとして、ｎ型不純
物のイオン注入を行ない、ＬＤＤ構造のソース領域３、
ドレイン領域４を形成する。次に半導体基板１の全表面
上に、Ｔｉ膜を形成し、ＲＴＡ等の熱処理を行なうこと
によって下地シリコンとＴｉ膜とのシリサイド化反応を
行なわせる。このシリサイド化反応によって、シリコン
表面はＴｉシリサイドに変化する。このようにして形成
されたＴｉシリサイド膜を１３、１４、１５、１６、１
７、１８に示す。すなわち、シリサイド膜は内部回路の
各トランジスタのソース領域、ドレイン領域、多結晶シ
リコンゲート電極の上および入出力部の各トランジスタ
のソース領域となる部分、ドレイン領域となる部分、お
よび多結晶シリコンゲート電極の上に形成される。なお
、酸化膜等の絶縁膜上にはシリサイド層は形成されない
。

【００２７】次に、図１（Ｂ）に示すように、内部回路
部分をホトレジスト層１１で覆い、入出力部トランジス
タに対して高濃度の不純物イオン注入を行なう。このよ
うにして、入出力部のゲート電極８の両側に、深いｎ型
拡散層６、７が形成される。

【００２８】また、この高濃度イオン注入工程において
、半導体表面に形成されていたＴｉシリサイド膜は、結
晶状態からアモルファス状態に変化し、アモルファスＴ
ｉシリサイド膜１６ａ、１７ａ、１８ａとなる。

【００２９】前述のように、アモルファス化したＴｉシ
リサイドは、Ｈ２　ＳＯ４　、Ｈ２　Ｏ２等の還元性の
酸に溶解する性質を有する。

【００３０】このため、還元性の酸を含むレジスト除去
剤を用いて、レジスト層１１を除去すると、同時にアモ
ルファス化したＴｉシリサイド膜１６ａ、１７ａ、１８
ａも除去され、図１（Ｃ）に示す構造が得られる。なお
、レジスト除去剤によっては素子分離領域等の絶縁膜は
エッチングされず、したがってこの工程において絶縁膜
中に段差は生じない。

【００３１】以上、入出力部のトランジスタ電極表面に
形成されるＴｉシリサイド膜を除去する製造方法につい
て説明したが、トランジスタの他、拡散領域で形成され
る信号線の表面等にＴｉシリサイド膜を形成した場合に
も、同様の手法によって表面のＴｉシリサイド膜を除去
することができる。

【００３２】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組合わせ等が可能なことは当業者に
自明であろう。

【００３３】

【発明の効果】以上説明したように、本発明によれば、
表面をシリサイド化すると、ＥＳＤ耐性のなくなる入出
力部の拡散層表面に、一旦シリサイド膜を形成しても、
工程数を特に増加することなくこのシリサイド膜を除去
することが可能となる。

【００３４】また、酸化膜の膜厚の目減りを防止するこ
ともできる。このため、半導体装置の性能向上に寄与す
る。

【図面の簡単な説明】

【図１】本発明の実施例を示す。図１（Ａ）、（Ｂ）、
（Ｃ）は、本発明の実施例による半導体装置の製造方法
の要部工程における半導体基板の断面図を示す。

【図２】従来の技術を示す。図２（Ａ）〜（Ｄ）は、従
来の技術による半導体装置の製造方法における要部工程
の半導体基板断面図を示す。

【符号の説明】

１　　半導体基板 ２　　素子分離領域 ３、４、６、７　　拡散領域 ５、８　　ゲート電極 １１　　レジスト層 １３〜１８　　Ｔｉシリサイド膜 ２０　　段差

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　シリコン基板に形成され、複数のトラ
   ンジスタを有する半導体装置の製造方法であって、半導
   体基板に形成された複数のトランジスタの所定半導体領
   域を露出し、Ｔｉ膜と接触させ、Ｔｉシリサイド化した
   表面（１３、１４、１５、１６、１７、１８）を有する
   半導体領域を形成する第１工程と、内部回路に対応する
   半導体基板表面をレジストパターンで覆う第２工程と、
   露出されている入出力部のトランジスタに高濃度の不純
   物注入を行ない、同時に表面のＴｉシリサイドをアモル
   ファス化する第３工程と、アモルファス化したＴｉシリ
   サイドを還元性の酸を含む除去剤で除去する第４の工程
   とを含む半導体装置の製造方法。
2. 【請求項２】　　前記複数のトランジスタは、シリコン
   基板表面に形成されたソース領域（３、６）とドレイン
   領域（４、７）、およびシリコン基板表面上にゲート絶
   縁膜を介して形成された多結晶シリコンのゲート電極（
   ５、８）を含み、これらのソース領域（３、６）、ドレ
   イン領域（４、７）およびゲート電極（５、８）の表面
   が前記第１工程でＴｉシリサイド化され、入出力部のソ
   ース領域（６）、ドレイン領域（７）およびゲート電極
   （８）表面のシリサイド膜が前記第４工程で硫酸を含む
   前記除去剤で前記レジストパターンと共に除去される請
   求項１記載の半導体装置の製造方法。