JPH03167480A - 電源瞬断検出回路 - Google Patents
電源瞬断検出回路Info
- Publication number
- JPH03167480A JPH03167480A JP1306449A JP30644989A JPH03167480A JP H03167480 A JPH03167480 A JP H03167480A JP 1306449 A JP1306449 A JP 1306449A JP 30644989 A JP30644989 A JP 30644989A JP H03167480 A JPH03167480 A JP H03167480A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- power supply
- voltage
- detection circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 31
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ａ．産業上の利用分野
本発明は、電源瞬断検出回路に関し、特に、電子機器に
搭載したマイクロコンピュータ（ＣＰＵ）を、電源Ｗｉ
４断時における暴走から保護し、電源瞬断時におけるわ
ずかな電圧低下でも確実にマイクロコンピュータをリセ
ッｌ一することができるようにするための新規な改良に
関する。
搭載したマイクロコンピュータ（ＣＰＵ）を、電源Ｗｉ
４断時における暴走から保護し、電源瞬断時におけるわ
ずかな電圧低下でも確実にマイクロコンピュータをリセ
ッｌ一することができるようにするための新規な改良に
関する。
ｂ．従来の技術
従来、用いられていたこの種の電源瞬断検出同路として
は、１９８４年１月発行の技術雑誌「トランジスタ技術
」に開示された市販品である電源ｍＵｒ検出回路があり
、第２図にて示す回路構成であった。
は、１９８４年１月発行の技術雑誌「トランジスタ技術
」に開示された市販品である電源ｍＵｒ検出回路があり
、第２図にて示す回路構成であった。
すなわち、第２図において符号１で示されるものは、プ
ラス端子１ａ及びマイナス端子１ｂを有するコンバレー
夕であり、このプラス端子１ａには、その一端２に検出
回路用電源Ｖｃｃが接続された第１紙抗Ｒ，の他端３が
直接接続されており、前記他端３には，第２抵抗Ｒ２が
直列接続され、この第２抵抗Ｒ２の他端４は接地されて
いる。
ラス端子１ａ及びマイナス端子１ｂを有するコンバレー
夕であり、このプラス端子１ａには、その一端２に検出
回路用電源Ｖｃｃが接続された第１紙抗Ｒ，の他端３が
直接接続されており、前記他端３には，第２抵抗Ｒ２が
直列接続され、この第２抵抗Ｒ２の他端４は接地されて
いる。
前記検出同路用電源■。Ｃには、第３抵抗Ｒ，の一端５
が接枕されており、この第３抵抗Ｒ，の他端６は、前記
コンパレータ１のマイナス端子１ｂに接続されている。
が接枕されており、この第３抵抗Ｒ，の他端６は、前記
コンパレータ１のマイナス端子１ｂに接続されている。
前記マイナス端子１ｂには、互いに並列接続された第１
コンデンサＣ１と第４抵抗Ｒ，の各一端７，８が接続さ
れており、各他端９，１０は接地されると共に、前述の
第１コンデンサＣ，及び第４抵抗Ｒ，によって基準電源
としての並列回路１ｌを構成している。
コンデンサＣ１と第４抵抗Ｒ，の各一端７，８が接続さ
れており、各他端９，１０は接地されると共に、前述の
第１コンデンサＣ，及び第４抵抗Ｒ，によって基準電源
としての並列回路１ｌを構成している。
従来の電源瞬断検出回路は、前述したように構成されて
おり、以下に、その動作について説明する。
おり、以下に、その動作について説明する。
まず、電子機器に設けられたＡＣＩＯＯＶの主電源（図
示せず）がオンとなると、検出回路用電源Ｖｃｃには、
５Ｖの駆動電源が供給される。
示せず）がオンとなると、検出回路用電源Ｖｃｃには、
５Ｖの駆動電源が供給される。
この状態で、コンバレータ１のプラス端子１ａには、抵
抗Ｒ，による電源電圧が供給され、マイナス端子１ｂに
は、第４抵抗Ｒ４による基準電圧が入力されており、こ
の電源電圧と基準電圧が比較される．この状態で、主電
源が瞬断し、検出回路用電源Ｖ。０が定格電圧を下まわ
った時に、コンバレータ１のプラス端子１ａと出力端子
１ｃ間に設けられた第２コンデンサＣ２のフィードバッ
クにより、いったんリセットが入ると、リセットパルス
のスイング電圧とＲｌ，Ｃ２の時定数で決まる時間のリ
セットパルスによってリセッ１−がなされる。
抗Ｒ，による電源電圧が供給され、マイナス端子１ｂに
は、第４抵抗Ｒ４による基準電圧が入力されており、こ
の電源電圧と基準電圧が比較される．この状態で、主電
源が瞬断し、検出回路用電源Ｖ。０が定格電圧を下まわ
った時に、コンバレータ１のプラス端子１ａと出力端子
１ｃ間に設けられた第２コンデンサＣ２のフィードバッ
クにより、いったんリセットが入ると、リセットパルス
のスイング電圧とＲｌ，Ｃ２の時定数で決まる時間のリ
セットパルスによってリセッ１−がなされる。
尚、実験の結果、前述の第３抵抗Ｒ３，第４抵抗Ｒ，及
び第１コンデンサＣ１の時定数では、検出回路用電源Ｖ
ｃｃが４．Ｉ Ｖに低下するまでは、マイクロコンピュ
ータ（図示せず）にリセットをかけることができなかっ
た。
び第１コンデンサＣ１の時定数では、検出回路用電源Ｖ
ｃｃが４．Ｉ Ｖに低下するまでは、マイクロコンピュ
ータ（図示せず）にリセットをかけることができなかっ
た。
Ｃ，発明が解決しようとする課題
従来の電源瞬断検出回路は、以上のように構成されてい
たため、次のような課題が存在していた。
たため、次のような課題が存在していた。
すなわち、検出回路用電源ＶＱＣが５Ｖの場合、前述の
ように、Ｒ，が５９ＫΩ、Ｒ，が２２ＫΩ、Ｒ，が３３
ＫΩ、Ｃ，がｌ．５μＦ ．Ｃ ２が１．５μＦ″Ｃ′
設定されているため、実測値としては、第４図に示すよ
うに、４。ＩＶ迄低下しないと、マイクロコンピュータ
をリセッＩ・することができず、この４．１■以上のＷ
４Ｕｔの場合にはマイクロコンピュータをリセットしな
いまま暴走させることがあった。従って、例えば、ヘリ
コプターのように、電源が瞬断する場合には、重要機器
に搭載した制御用のマイクロコンピュータが暴走し、以
後、制御不能となることもあった。
ように、Ｒ，が５９ＫΩ、Ｒ，が２２ＫΩ、Ｒ，が３３
ＫΩ、Ｃ，がｌ．５μＦ ．Ｃ ２が１．５μＦ″Ｃ′
設定されているため、実測値としては、第４図に示すよ
うに、４。ＩＶ迄低下しないと、マイクロコンピュータ
をリセッＩ・することができず、この４．１■以上のＷ
４Ｕｔの場合にはマイクロコンピュータをリセットしな
いまま暴走させることがあった。従って、例えば、ヘリ
コプターのように、電源が瞬断する場合には、重要機器
に搭載した制御用のマイクロコンピュータが暴走し、以
後、制御不能となることもあった。
また、このリセット動作点は、前述のＣ＋Ｒ３，Ｒ４の
値を大きくすれば可能となるが、各部品の大型化及びコ
ンパレー夕の入力インピーダンス等種々の問題により、
限界があった。
値を大きくすれば可能となるが、各部品の大型化及びコ
ンパレー夕の入力インピーダンス等種々の問題により、
限界があった。
本発明は、以上のような課題を解決するためになされた
もので、特に、電子機器に搭載したマイクロコンピュー
タ（ｃｐｕ）を、電源Ｗ＃断時における暴走から保譚し
、電源瞬断時におけるわずかな電圧低下でも確実にマイ
クロコンピュータをリセットすることができるようにし
た電源瞬断検出回路を提供することを目的とする。
もので、特に、電子機器に搭載したマイクロコンピュー
タ（ｃｐｕ）を、電源Ｗ＃断時における暴走から保譚し
、電源瞬断時におけるわずかな電圧低下でも確実にマイ
クロコンピュータをリセットすることができるようにし
た電源瞬断検出回路を提供することを目的とする。
ｄ．課題を解決するための手段
本発明による電源瞬断検出回路は、コンバレー夕のプラ
ス端子及びマイナス端子に接続された入力により、リセ
ット信号を出力するようにした電源瞬断検出回路におい
て、前記プラス端子に直列に接続された第１抵抗Ｒ，と
、前記第１抵抗Ｒの一端に接続された検出回路用電源Ｖ
ＣＣと、前記第１抵抗Ｒ１の他端に直列接続されその一
端が接地された第２抵抗Ｒ２と、前記検出回路用電源Ｖ
ＣＣにその一端が接続され他端が前記マイナス端子に接
゛続された第３抵抗Ｒ，と、前記マイナス端子に各一端
が接続され各他端が接地された構成からなる第１コンデ
ンサＣ１及び第４抵抗Ｒ４の並列回路と、前記第１抵抗
Ｒ１に並列に接続された第３コンデンサＣ，とを備えた
構成である。
ス端子及びマイナス端子に接続された入力により、リセ
ット信号を出力するようにした電源瞬断検出回路におい
て、前記プラス端子に直列に接続された第１抵抗Ｒ，と
、前記第１抵抗Ｒの一端に接続された検出回路用電源Ｖ
ＣＣと、前記第１抵抗Ｒ１の他端に直列接続されその一
端が接地された第２抵抗Ｒ２と、前記検出回路用電源Ｖ
ＣＣにその一端が接続され他端が前記マイナス端子に接
゛続された第３抵抗Ｒ，と、前記マイナス端子に各一端
が接続され各他端が接地された構成からなる第１コンデ
ンサＣ１及び第４抵抗Ｒ４の並列回路と、前記第１抵抗
Ｒ１に並列に接続された第３コンデンサＣ，とを備えた
構成である。
ｅ．作用
本発明による電源瞬断検出回路においては、前記第３コ
ンデンサＣ，により、前記第１抵抗Ｒの両端間電圧を保
持しているため、コンパレータの動作点くリセッ１・が
かかる電圧〉が上がり、第３図で示すように４．８５Ｖ
でマイクロコンピュータにリセットがかかるようになっ
た． 従って、主電源瞬断時において、定ｆ３電源である５ｖ
から、わずか０．１５Ｖ降下した時点で、リセット信号
が発生して、マイクロコンピュータにリセッ１・がかか
るため、わずかな瞬断時においても、コンピュータの暴
走を防ぐことができる。
ンデンサＣ，により、前記第１抵抗Ｒの両端間電圧を保
持しているため、コンパレータの動作点くリセッ１・が
かかる電圧〉が上がり、第３図で示すように４．８５Ｖ
でマイクロコンピュータにリセットがかかるようになっ
た． 従って、主電源瞬断時において、定ｆ３電源である５ｖ
から、わずか０．１５Ｖ降下した時点で、リセット信号
が発生して、マイクロコンピュータにリセッ１・がかか
るため、わずかな瞬断時においても、コンピュータの暴
走を防ぐことができる。
ｒ．実施例
以下、図面と共に本発明による電源瞬断検出回路の好適
な実施例について詳細に説明する。
な実施例について詳細に説明する。
尚、従来例と同一又は同等部分については、同一符号を
用いて説明する。
用いて説明する。
第１図及び第３図は、本発明による電源瞬断検出回路を
示すための回路図及び動作特性図である。
示すための回路図及び動作特性図である。
第１図において、符号１で示されるものは、プラス端子
１ａ及びマイナス端子ｉｂを有するコンバレー夕であり
、このプラス端子１ａには、その一端２に検出回路用電
源■。０が接続された第１抵抗Ｒ１の池端３が直接接続
されており、前記他端３には、第２抵抗Ｒ２が直接接続
され、この第２抵抗ｎ２の他端４は接地されている。
１ａ及びマイナス端子ｉｂを有するコンバレー夕であり
、このプラス端子１ａには、その一端２に検出回路用電
源■。０が接続された第１抵抗Ｒ１の池端３が直接接続
されており、前記他端３には、第２抵抗Ｒ２が直接接続
され、この第２抵抗ｎ２の他端４は接地されている。
前記検出凹路用ｔ源Ｖ。。には、第３Ｋ抗Ｒ，の一端５
が接続されており、この第３抵抗Ｒ３の他端６は、前記
コンパレータ１のマイナス端子１１）に接続されている
６ 前記マイナス端子１ｂには、互いに並列接続された第１
コンデンサＣ１と第４抵抗Ｒ，の各一端７．８が接続さ
れており、各他端９，１０は接地されると共に、前述の
第１コンデンサＣ１及び第４抵抗Ｒ４によって基準電源
としての並列回路１１を椙成している。
が接続されており、この第３抵抗Ｒ３の他端６は、前記
コンパレータ１のマイナス端子１１）に接続されている
６ 前記マイナス端子１ｂには、互いに並列接続された第１
コンデンサＣ１と第４抵抗Ｒ，の各一端７．８が接続さ
れており、各他端９，１０は接地されると共に、前述の
第１コンデンサＣ１及び第４抵抗Ｒ４によって基準電源
としての並列回路１１を椙成している。
さらに、前記プラス端子１ａと出力端子１ｃ間には、フ
ィードバック用の第２コンデンサＣ２が設けられている
と共に、前記第１抵抗Ｒ１の両端２．３間には、第３コ
ンデンサＣ，が並列に接続されている． 本発明による電源瞬断検出回路は、前述したように横成
されており、以下に、その動作について説明する。
ィードバック用の第２コンデンサＣ２が設けられている
と共に、前記第１抵抗Ｒ１の両端２．３間には、第３コ
ンデンサＣ，が並列に接続されている． 本発明による電源瞬断検出回路は、前述したように横成
されており、以下に、その動作について説明する。
まず、電子機器に設けられたＡＣＩＯＯＶの主電源（図
示せず）がオンとなる゜と、検出回路用電源■。。には
５Ｖの駆動電源が供給される。
示せず）がオンとなる゜と、検出回路用電源■。。には
５Ｖの駆動電源が供給される。
この状態で、コンバレータ１のプラス端子１ａにＣま、
抵抗Ｒ，による電源電圧が供給され、マイナス端子１ｂ
には、第４ｆ！Ｉ抗Ｒ，にょる基準電圧が入力されてお
り、この電源電圧と基準電圧が比較される。
抵抗Ｒ，による電源電圧が供給され、マイナス端子１ｂ
には、第４ｆ！Ｉ抗Ｒ，にょる基準電圧が入力されてお
り、この電源電圧と基準電圧が比較される。
この状態で、主電源が瞬断し、検出回路用電源Ｖｃｃが
定格電圧を下まわった時に、第１抵抗Ｒの両端電圧が第
３コンデンサＣ′，によって保持されているため、並列
回路１１による基準電源の設定値が上昇しくつまり、Ｃ
＋ ，Ｒｓ ．Ｒ４を大きくしたのと同じ降下が発生〉
、コンパレータ１の動作点（リセットがががる電圧）が
上昇し、実験の結果によると、第２図と同一時定数の回
路構成において、第３図に示すように、約４．８５Ｖに
降下した時点でリセットがががり、コンピュータの電圧
降下時の暴走を防止することができた。
定格電圧を下まわった時に、第１抵抗Ｒの両端電圧が第
３コンデンサＣ′，によって保持されているため、並列
回路１１による基準電源の設定値が上昇しくつまり、Ｃ
＋ ，Ｒｓ ．Ｒ４を大きくしたのと同じ降下が発生〉
、コンパレータ１の動作点（リセットがががる電圧）が
上昇し、実験の結果によると、第２図と同一時定数の回
路構成において、第３図に示すように、約４．８５Ｖに
降下した時点でリセットがががり、コンピュータの電圧
降下時の暴走を防止することができた。
ｇ．発明の効果
本発明による電源瞬斯検出回路は、以上のように構成さ
れているため、次のような効果を得ることができる。
れているため、次のような効果を得ることができる。
すなわち、第１抵抗に設けたコンデンサにより、第１抵
抗の両端間の電圧を保持することによって、基準電源側
の電圧を上げ、コンパレータの動作点を上げたのと同等
の作用が得られ、わずかな瞬断による電圧降下でも、マ
イクロコンビ．Ｌ一夕のリセットを行うことができ、マ
イクロコンピュータの暴走による電子機器の誤動作及び
ヘリコプター等の事故を防止することができる。
抗の両端間の電圧を保持することによって、基準電源側
の電圧を上げ、コンパレータの動作点を上げたのと同等
の作用が得られ、わずかな瞬断による電圧降下でも、マ
イクロコンビ．Ｌ一夕のリセットを行うことができ、マ
イクロコンピュータの暴走による電子機器の誤動作及び
ヘリコプター等の事故を防止することができる。
第１図は本発明による電源瞬断検出回路を示す回路図、
第２図は従来構成を示す回路図、第３図は本発明におけ
る電源瞬断状態を示す特性図、第４図は従来構成による
電源瞬断状態を示ず特性図である。 １はコンパレー夕、１ａはプラス端子、１ｌ》はマイナ
ス端子、ｌ′ＩＩは第１１１Ｉ抗、Ｖｃｃは検出回路用
電源、Ｒ２は第２抵抗、Ｒ，は第３抵抗、Ｃ，は第１コ
ンデンサ，Ｒ４は第４抵抗、Ｃ，は第３コンデンサ、１
１は並列回路である。 （１１）は並列回語 第２図
第２図は従来構成を示す回路図、第３図は本発明におけ
る電源瞬断状態を示す特性図、第４図は従来構成による
電源瞬断状態を示ず特性図である。 １はコンパレー夕、１ａはプラス端子、１ｌ》はマイナ
ス端子、ｌ′ＩＩは第１１１Ｉ抗、Ｖｃｃは検出回路用
電源、Ｒ２は第２抵抗、Ｒ，は第３抵抗、Ｃ，は第１コ
ンデンサ，Ｒ４は第４抵抗、Ｃ，は第３コンデンサ、１
１は並列回路である。 （１１）は並列回語 第２図
Claims (1)
- 【特許請求の範囲】 コンパレータ（１）のプラス端子（１ａ）及びマイナス
端子（１ｂ）に接続された入力により、リセット信号（
１Ａ）を出力するようにした電源瞬断検出回路において
、 前記プラス端子（１ａ）に直列に接続された第１抵抗Ｒ
＿１と、前記第１抵抗Ｒ＿１の一端に接続された検出回
路用電源Ｖｃｃと、前記第１抵抗Ｒ＿１の他端に直列接
続されその一端が接地された第２抵抗Ｒ＿２と、前記検
出回路用電源Ｖｃｃにその一端が接続され他端が前記マ
イナス端子（１ｂ）に接続された第３抵抗Ｒ＿３と、前
記マイナス端子（１ｂ）に各一端が接続され各他端が接
地された構成からなる第１コンデンサＣ＿１及び第４抵
抗Ｒ＿４の並列回路（１１）と、前記第１抵抗Ｒ＿１に
並列に接続された第３コンデンサＣ＿３とを備え、前記
第３コンデンサＣ＿３により前記第１抵抗Ｒ＿１の両端
間電圧を保持することによって、前記コンパレータ（１
）の動作点を上げるようにしたことを特徴とする電源瞬
断検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1306449A JP2972835B2 (ja) | 1989-11-28 | 1989-11-28 | 電源瞬断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1306449A JP2972835B2 (ja) | 1989-11-28 | 1989-11-28 | 電源瞬断検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03167480A true JPH03167480A (ja) | 1991-07-19 |
| JP2972835B2 JP2972835B2 (ja) | 1999-11-08 |
Family
ID=17957136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1306449A Expired - Fee Related JP2972835B2 (ja) | 1989-11-28 | 1989-11-28 | 電源瞬断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2972835B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005024502A (ja) * | 2003-07-03 | 2005-01-27 | Nec Micro Systems Ltd | 電源電圧検出回路及び半導体集積回路装置 |
-
1989
- 1989-11-28 JP JP1306449A patent/JP2972835B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005024502A (ja) * | 2003-07-03 | 2005-01-27 | Nec Micro Systems Ltd | 電源電圧検出回路及び半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2972835B2 (ja) | 1999-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH061860Y2 (ja) | 車速自動制御装置 | |
| JPH03167480A (ja) | 電源瞬断検出回路 | |
| KR920018563A (ko) | 마이크로 컴퓨터 리셋 회로장치 | |
| CA1234221A (en) | Device for stopping the running of programs being executed in a microprocessor prior to the disappearance of the power supply voltage of the microprocessor | |
| JPS6316314A (ja) | 無停電電源装置のインタ−フエイス装置 | |
| JPS6341803Y2 (ja) | ||
| JPS5990121A (ja) | 電源回路 | |
| JPH0441368Y2 (ja) | ||
| JPS6369415A (ja) | 異常電圧保護回路 | |
| JPH01256480A (ja) | エレベータの制御装置 | |
| KR880000768Y1 (ko) | 마이콤의 순간 정전시 오동작 방지회로 | |
| JPS61147318A (ja) | 電源装置 | |
| KR0166895B1 (ko) | 전원전압 감지장치 | |
| JPS6145448Y2 (ja) | ||
| JPS59133651A (ja) | プログラム暴走時におけるリセツト装置 | |
| JPH04140084A (ja) | 直流モータ起動不良検出回路 | |
| JPH02136024A (ja) | 停電検出回路 | |
| KR950024403A (ko) | 전원상태 감지회로 및 전원오류시 데이타 보호방법 | |
| JPS63305718A (ja) | 過電圧検出線の不良検知方式 | |
| JPH0438122A (ja) | 電源装置のコンデンサ電荷放電回路 | |
| JPS5839293A (ja) | 直流モ−タの速度制御装置 | |
| JPH04192615A (ja) | 電荷転送回路 | |
| JPS63107419A (ja) | 電源装置 | |
| JPS6261113A (ja) | マイクロコンピユ−タの初期化方法及びその装置 | |
| JPH036721A (ja) | Ｃｐｕのリセット回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |