JPH0316128A - ポリシリコンパッドｌｏｃｏｓ法による素子分離方法 - Google Patents
ポリシリコンパッドｌｏｃｏｓ法による素子分離方法Info
- Publication number
- JPH0316128A JPH0316128A JP1264152A JP26415289A JPH0316128A JP H0316128 A JPH0316128 A JP H0316128A JP 1264152 A JP1264152 A JP 1264152A JP 26415289 A JP26415289 A JP 26415289A JP H0316128 A JPH0316128 A JP H0316128A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- polysilicon
- film
- mask
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 72
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000002955 isolation Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 150000004767 nitrides Chemical class 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 26
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 abstract 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 20
- 238000001020 plasma etching Methods 0.000 description 16
- 239000012535 impurity Substances 0.000 description 10
- 239000000243 solution Substances 0.000 description 9
- 239000007864 aqueous solution Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 241000293849 Cordylanthus Species 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は一般にポリシリコンパッドＬＯＣＯＳ法によ
る素子分離方法に関するものであり、特に、半導体基板
の表面に孔をあけることなく、フィールド酸化膜の膜厚
をより厚くできるように改良されたポリシリコンパッド
ＬＯＣＯＳ法に関するものである。
る素子分離方法に関するものであり、特に、半導体基板
の表面に孔をあけることなく、フィールド酸化膜の膜厚
をより厚くできるように改良されたポリシリコンパッド
ＬＯＣＯＳ法に関するものである。
［従来の技術］
半導体基板の主面に、素子領域を分離するためのフィー
ルド酸化膜を形成する方法として、フィリップ社により
開発されたＬＯＣＯＳ法がよく知られている。しかし、
この方法は、フィールド酸化膜の膜厚とほぼ等しい長さ
を有するバーズビークが形成されるので、集積度の高い
デバイスの製造において限界があった。そこで、その改
良法として、第２Ａ図〜第２Ｆ図に示す、ポリシリコン
パッドＬＯＣＯＳ法が提案されている（ＵＳ Ｐａｔ
ｅｎｔ Ｎｏ．４，４０７．６９６）。
ルド酸化膜を形成する方法として、フィリップ社により
開発されたＬＯＣＯＳ法がよく知られている。しかし、
この方法は、フィールド酸化膜の膜厚とほぼ等しい長さ
を有するバーズビークが形成されるので、集積度の高い
デバイスの製造において限界があった。そこで、その改
良法として、第２Ａ図〜第２Ｆ図に示す、ポリシリコン
パッドＬＯＣＯＳ法が提案されている（ＵＳ Ｐａｔ
ｅｎｔ Ｎｏ．４，４０７．６９６）。
まず、このポリシリゴンパッドＬＯＣＯＳ法の概略を説
明する。第２Ａ図を参照して、半導体基板１の主面に下
地酸化膜２を形成する。下地酸化膜２の上にフィールド
酸化膜となるべきポリシリコン３を地積する。ポリシリ
コン３の上に窒化膜４（Ｓｔ，Ｎ４）を形成する。窒化
膜４の上にレジスト５を形成する。
明する。第２Ａ図を参照して、半導体基板１の主面に下
地酸化膜２を形成する。下地酸化膜２の上にフィールド
酸化膜となるべきポリシリコン３を地積する。ポリシリ
コン３の上に窒化膜４（Ｓｔ，Ｎ４）を形成する。窒化
膜４の上にレジスト５を形成する。
次に、第２Ｂ図を参照して、素子領域となるべき部分の
上に所定の形状のパターンが残されるように、レジスト
５をリソグラフィ法によりパターニングする。次に、こ
のパターニングされたレジスト５をマスクにして、反応
性イオンエッチング法で、素子領域となるべき部分の上
に所定の形状のパターンが残されるように、窒化膜４を
パターニングする。
上に所定の形状のパターンが残されるように、レジスト
５をリソグラフィ法によりパターニングする。次に、こ
のパターニングされたレジスト５をマスクにして、反応
性イオンエッチング法で、素子領域となるべき部分の上
に所定の形状のパターンが残されるように、窒化膜４を
パターニングする。
次に、第２Ｃ図を参照して、パターニングされた窒化膜
４をマスクにして、該マスク直下の部分を除くポリシリ
コンを熱酸化し、フィールド酸化膜６を半導体基板１の
主面に形或する。
４をマスクにして、該マスク直下の部分を除くポリシリ
コンを熱酸化し、フィールド酸化膜６を半導体基板１の
主面に形或する。
次に、第２Ｃ図および第２Ｄ図を参照して、マスクとな
った窒化膜４を除去し、マスク直下に残存している、未
だ酸化されていない未酸化ポリシリコン３を露出させる
。
った窒化膜４を除去し、マスク直下に残存している、未
だ酸化されていない未酸化ポリシリコン３を露出させる
。
次に、第２Ｅ図を参照して、未酸化ボリシリコン３をプ
ラズマエッチングによってエッチング除去し、フィール
ド酸化膜６で挾まれた部分の下地酸化膜２を露出させる
。
ラズマエッチングによってエッチング除去し、フィール
ド酸化膜６で挾まれた部分の下地酸化膜２を露出させる
。
次に、第２Ｆ図を参照して、フィールド酸化膜６で挾ま
れた部分の下地酸化膜２をフッ酸溶液を用いて除去する
。
れた部分の下地酸化膜２をフッ酸溶液を用いて除去する
。
この工程を採用すると、バーズビーク長の短いフィール
ド酸化膜６が形成される。このようなフィールド酸化膜
６によって分離された素子領域に、たとえばＮＭＯＳＳ
ＥＥＰＲＯＭ等が形成される。
ド酸化膜６が形成される。このようなフィールド酸化膜
６によって分離された素子領域に、たとえばＮＭＯＳＳ
ＥＥＰＲＯＭ等が形成される。
第３Ａ図〜第３Ｄ図は、素子領域にＮＭＯＳを形成する
工程を示したものである。
工程を示したものである。
第３Ａ図を参照して、半導体基板１の主面にゲート酸化
膜となるべき酸化膜７を形成する。次に、半導体基板１
の全面にゲートとなるべきポリシリコン８を堆積する。
膜となるべき酸化膜７を形成する。次に、半導体基板１
の全面にゲートとなるべきポリシリコン８を堆積する。
次に、第３Ｂ図を参照して、ポリシリコン８および酸化
膜７をパターニングし、ゲート電極９およびゲート酸化
膜１０を形或する。
膜７をパターニングし、ゲート電極９およびゲート酸化
膜１０を形或する。
次に、第３Ｃ図を参照して、全面にｎ＋不純物イオン３
０を自己整合的に注入し、半導体基板１の主面にソース
／ドレイン領域１１を形成する。
０を自己整合的に注入し、半導体基板１の主面にソース
／ドレイン領域１１を形成する。
次に、第３Ｄ図を参照して、半導体基板１の全面に層間
絶縁膜１２を形成する。次いで、ソース／ドレイン領域
１１のコンタクト部が露出するように、この層間絶縁膜
１２にコンタクトホールを形成する。次に、そのコンタ
クトホールを含む半導体基板１の表面全面にアルミ配線
層１３を形成する。このようにして、素子領域にＮＭＯ
Ｓが形成される。このＮＭＯＳはゲート電極９に所定の
電圧をかけることによって、ソース／ドレイン領域１１
．１１間が導通するので、スイッチング機能を有する。
絶縁膜１２を形成する。次いで、ソース／ドレイン領域
１１のコンタクト部が露出するように、この層間絶縁膜
１２にコンタクトホールを形成する。次に、そのコンタ
クトホールを含む半導体基板１の表面全面にアルミ配線
層１３を形成する。このようにして、素子領域にＮＭＯ
Ｓが形成される。このＮＭＯＳはゲート電極９に所定の
電圧をかけることによって、ソース／ドレイン領域１１
．１１間が導通するので、スイッチング機能を有する。
このとき、フィールド酸化膜６の膜厚が厚ければ、厚い
ほど、耐圧の向上したＮＭＯＳが得られる。
ほど、耐圧の向上したＮＭＯＳが得られる。
次に、素子領域にＥＥＦＲＯＭのメモリセルを形成した
場合について説明する。
場合について説明する。
第４図は、従来のＥＥＰＲＯＭのメモリセルの構戊を示
す断面図である。
す断面図である。
Ｐ型のシリコン基板よりなる半導体基板１の主表面に、
フィールド酸化膜が形成されている（図面には、現われ
ていない。）。フィールド酸化膜によって分離された素
子領域に、所定の間隔をもって、Ｎ型不純物領域１４，
１５．１６が形成される。不純物領域１４．１５の間の
領域の上には、絶縁膜１７を介して、選択トランジスタ
の選択ゲート１８が形成される。不純物領域１５の上に
は、トンネル酸化膜となる薄い絶縁膜１つを介して、メ
モリトランジスタのフローティングゲート２０が形成さ
れている。さらに、フローティングゲート２０の上には
、メモリトランジスタのコントロールゲート２１が絶縁
膜２２を介して形成されている。選択ゲート１８、フロ
ーティングゲート２０およびコントロールゲート２１全
体が、絶縁膜２４で覆われている。選択トランジスタの
ドレイン領域となるＮ型不純物領域１４はビット線（図
示せず）に接続され、メモリトランジスタのソース領域
となるＮ型不純物項域１６はソース線（図示せず）に接
続される。
フィールド酸化膜が形成されている（図面には、現われ
ていない。）。フィールド酸化膜によって分離された素
子領域に、所定の間隔をもって、Ｎ型不純物領域１４，
１５．１６が形成される。不純物領域１４．１５の間の
領域の上には、絶縁膜１７を介して、選択トランジスタ
の選択ゲート１８が形成される。不純物領域１５の上に
は、トンネル酸化膜となる薄い絶縁膜１つを介して、メ
モリトランジスタのフローティングゲート２０が形成さ
れている。さらに、フローティングゲート２０の上には
、メモリトランジスタのコントロールゲート２１が絶縁
膜２２を介して形成されている。選択ゲート１８、フロ
ーティングゲート２０およびコントロールゲート２１全
体が、絶縁膜２４で覆われている。選択トランジスタの
ドレイン領域となるＮ型不純物領域１４はビット線（図
示せず）に接続され、メモリトランジスタのソース領域
となるＮ型不純物項域１６はソース線（図示せず）に接
続される。
次に動作について説明する。消去時、すなわちフローテ
ィングゲート２０に電子を注入するときは、ワード線を
選択して選択ゲート１８に高電圧を印加してセルを選択
する。そして、ビット線およびソース線をＯＶとし、コ
ントロールゲート２１に高電圧を印加すると、電子がド
レイン１５からトンネル酸化膜１つを介して、フローテ
ィングゲート２０へ注入される。
ィングゲート２０に電子を注入するときは、ワード線を
選択して選択ゲート１８に高電圧を印加してセルを選択
する。そして、ビット線およびソース線をＯＶとし、コ
ントロールゲート２１に高電圧を印加すると、電子がド
レイン１５からトンネル酸化膜１つを介して、フローテ
ィングゲート２０へ注入される。
書込時、すなわちフローティングゲート２０の電子を引
抜くときは、ワード線を選択して選択ゲート１８に高電
圧を印加してセルを選択する。そして、ソース線をフロ
ーティングとした状態で、コントロールゲート２１をＯ
Ｖとし、ビット線に高電圧を印加すると、フローティン
グゲート２０の電子がトンネル酸化膜１９を介してドレ
イン１５に引抜かれる。
抜くときは、ワード線を選択して選択ゲート１８に高電
圧を印加してセルを選択する。そして、ソース線をフロ
ーティングとした状態で、コントロールゲート２１をＯ
Ｖとし、ビット線に高電圧を印加すると、フローティン
グゲート２０の電子がトンネル酸化膜１９を介してドレ
イン１５に引抜かれる。
読出時には、ワード線を選択して選択ゲート１８に所定
電圧を印加してセルを選択する。そして、ソース線をＯ
Ｖ１ビット線に正の電圧を与え、コントロールゲート２
１に続出用のバイアス電圧を印加する。フローティング
ゲート２０の電荷の蓄積の有無によって、ドレイン電流
が変化するので、これを検知することで記憶された情報
“１″または“０゜を読出す。
電圧を印加してセルを選択する。そして、ソース線をＯ
Ｖ１ビット線に正の電圧を与え、コントロールゲート２
１に続出用のバイアス電圧を印加する。フローティング
ゲート２０の電荷の蓄積の有無によって、ドレイン電流
が変化するので、これを検知することで記憶された情報
“１″または“０゜を読出す。
従来のＥＥＰＲＯＭは以上のように構成されている。と
ころで、ＥＥＰＲＯＭでは上述したように書込電圧が大
きいので、素子を分離するフィールド酸化膜の膜厚を厚
くすることが要求される。
ころで、ＥＥＰＲＯＭでは上述したように書込電圧が大
きいので、素子を分離するフィールド酸化膜の膜厚を厚
くすることが要求される。
現在、フィールド酸化膜の膜厚は６０００Ａ以上要求さ
れている。
れている。
［本発明の基礎となった実験事実］
第５Ａ図〜第５Ｄ図は、シリコン窒化膜の厚さを１５０
０Ａにし、膜厚６０００Ａのフィールド酸化膜を得よう
と実験したときの結果を示した図である。
０Ａにし、膜厚６０００Ａのフィールド酸化膜を得よう
と実験したときの結果を示した図である。
第５Ａ図を参照して、パターニングされた窒化Ｉｌ！Ｉ
４をマスクにして、マスク直下の部分を除くポリシリコ
ンを熱酸化し、フィールド酸化膜６を半導体基板１の主
面に形成した。このとき、フィールド酸化膜６の端部に
、角のような形状の内方向に延びる突起物６ａが現われ
た。
４をマスクにして、マスク直下の部分を除くポリシリコ
ンを熱酸化し、フィールド酸化膜６を半導体基板１の主
面に形成した。このとき、フィールド酸化膜６の端部に
、角のような形状の内方向に延びる突起物６ａが現われ
た。
次に第５Ｂ図を参照して、マスクとなった窒化膜４を除
去し、マスク直下に残存している未酸化ポリシリコン３
を露出させた。このとき、角のような形状の突起物６ａ
はそのまま残存していた。
去し、マスク直下に残存している未酸化ポリシリコン３
を露出させた。このとき、角のような形状の突起物６ａ
はそのまま残存していた。
このような突起物６ａが残存したままで、素子領域にＥ
ＥＰＲＯＭ等を形成していくと、突起物６ａの下の電極
材料等が除去できなくなり、問題となる。それゆえ、こ
の突起物６ａをフッ酸溶液で除去した。
ＥＰＲＯＭ等を形成していくと、突起物６ａの下の電極
材料等が除去できなくなり、問題となる。それゆえ、こ
の突起物６ａをフッ酸溶液で除去した。
第５Ｃ図は、フッ酸溶岐で突起物６ａを除去したときの
状態を示す図である。
状態を示す図である。
次に、第５Ｃ図および第５Ｄ図を参熱して、未酸化ポリ
シリコン３をプラズマエッチングによって除去した。
シリコン３をプラズマエッチングによって除去した。
次に、第５Ｄ図を参点して、フィールド酸化膜６で挾ま
れた部分の下地酸化膜２をフッ酸溶液を用いて除去した
。すると、第５Ｄ図を参照して、半導体基板１の主表面
に孔２３が形成されていることが認められた。
れた部分の下地酸化膜２をフッ酸溶液を用いて除去した
。すると、第５Ｄ図を参照して、半導体基板１の主表面
に孔２３が形成されていることが認められた。
このような孔２３が形成されたまま、この素子領域にＮ
ＭＯＳ等を形成すると、その特性が非常に悪くなること
がわかった。
ＭＯＳ等を形成すると、その特性が非常に悪くなること
がわかった。
［発明が解決しようとする課題］
次に、孔２３が素子領域にどうして形成されるのか、に
ついて詳細に検討した結果を説明する。
ついて詳細に検討した結果を説明する。
第６Ａ図〜第６Ｅ図は、半導体基板１の表面に孔が形成
される原因を調べた結果、見出された事実をわかりやす
く図解したものである。
される原因を調べた結果、見出された事実をわかりやす
く図解したものである。
第６Ａ図を参照して、パターニングされた窒化膜４をマ
スクにして、マスク直下の部分を除くポリシリコンを熱
酸化し、フィールド酸化膜６を半導体基板１の主面に形
成する。このとき、フィールド酸化膜６が体積膨張し、
また、窒化膜４の熱応力の影響を受けて、未酸化ポリシ
リコン３に歪がかかる。この歪によって、未酸化ポリシ
リコン３に、下地酸化膜２にまで届く、上下に貫通した
孔３ａがあく。
スクにして、マスク直下の部分を除くポリシリコンを熱
酸化し、フィールド酸化膜６を半導体基板１の主面に形
成する。このとき、フィールド酸化膜６が体積膨張し、
また、窒化膜４の熱応力の影響を受けて、未酸化ポリシ
リコン３に歪がかかる。この歪によって、未酸化ポリシ
リコン３に、下地酸化膜２にまで届く、上下に貫通した
孔３ａがあく。
次に、第６Ｂ図を参照して、マスクとなった窒化膜４を
除去し、マスク直下に残存している未酸化ポリシリコン
３を露出させる。次に、角のような形状の突起物６ａを
除去するために、フッ酸溶液で処理すると、第６Ｃ図を
参魚して、孔３ａを通って、下地酸化膜２にまでフッ酸
溶液が届き、このフッ酸溶液によって下地酸化膜２に開
孔部２ａがあけられる。
除去し、マスク直下に残存している未酸化ポリシリコン
３を露出させる。次に、角のような形状の突起物６ａを
除去するために、フッ酸溶液で処理すると、第６Ｃ図を
参魚して、孔３ａを通って、下地酸化膜２にまでフッ酸
溶液が届き、このフッ酸溶液によって下地酸化膜２に開
孔部２ａがあけられる。
次に第６Ｄ図を参照して、未酸化ポリシリコン３を除去
するためにプラズマエッチングを行なうと、下地酸化膜
２にあけられた孔２ａ中をエッチングガスが通って、半
導体基板ｌの素子領域の主面もまた侵食される。
するためにプラズマエッチングを行なうと、下地酸化膜
２にあけられた孔２ａ中をエッチングガスが通って、半
導体基板ｌの素子領域の主面もまた侵食される。
次に、第６Ｄ図および第６Ｅ図を参照して、フッ酸溶液
でフィールド酸化膜６に挾まれた部分の下地酸化膜２を
除去すると、素子領域の主表面に孔２３があいた半導体
基板１が得られるのである。
でフィールド酸化膜６に挾まれた部分の下地酸化膜２を
除去すると、素子領域の主表面に孔２３があいた半導体
基板１が得られるのである。
また、このような孔２３は、第７図（第５Ｄ図の平面図
）を参照して、フィールド酸化膜６の端部６ａの近傍に
複数個現われることもわかった。
）を参照して、フィールド酸化膜６の端部６ａの近傍に
複数個現われることもわかった。
第８図は、シリコン窒化膜の厚さを種々変化させて種々
の膜厚を有するフィールド酸化膜を形成し、素子領域に
孔が発生しているか否かを検査した結果をまとめた図で
ある。図より明らかなように、シリコン窒化膜の膜厚を
１５００Ａ以上にし、フィールド酸化膜の膜厚を６００
０Ａ以上にすると、バーズビーク長の短い理想的なフィ
ールド酸化膜が得られるが、半導体基板の主表面に孔の
発生が認められる。一方、シリコン窒化膜の厚さを５０
ＯＡとし、フィールド酸化膜の膜厚を８００ＯＡにした
場合は孔の発生は認められなかったが、バーズビーク長
が長くなり、使いものにならない。
の膜厚を有するフィールド酸化膜を形成し、素子領域に
孔が発生しているか否かを検査した結果をまとめた図で
ある。図より明らかなように、シリコン窒化膜の膜厚を
１５００Ａ以上にし、フィールド酸化膜の膜厚を６００
０Ａ以上にすると、バーズビーク長の短い理想的なフィ
ールド酸化膜が得られるが、半導体基板の主表面に孔の
発生が認められる。一方、シリコン窒化膜の厚さを５０
ＯＡとし、フィールド酸化膜の膜厚を８００ＯＡにした
場合は孔の発生は認められなかったが、バーズビーク長
が長くなり、使いものにならない。
この発明は、上記のような問題点を解決するためになさ
れたもので、上記孔の発生を抑制し、かつフィールド酸
化膜の膜厚を厚くすることのできる、ポリシリコンパッ
ドＬＯＣＯＳ法による素子分離方法を提供することを目
的とする。
れたもので、上記孔の発生を抑制し、かつフィールド酸
化膜の膜厚を厚くすることのできる、ポリシリコンパッ
ドＬＯＣＯＳ法による素子分離方法を提供することを目
的とする。
［課題を解決するための手段］
発明者等は第５Ａ図〜第５Ｄ図に示す事実を認め、半導
体基板の主表面に孔が形成されない方法を鋭意研究し、
本発明を完成させるに至った。すなわち、本発明は、ポ
リシリコンパッドＬＯＣＯＳ法によって、半導体基板の
主面に、素子領域を分離するためのフィールド酸化膜を
形成する、素子分離方法にかかるものである。まず、半
導体基板の主面に下地酸化膜を形成する。次に、下地酸
化膜の上に、フィールド酸化膜となるべきポリシリコン
を堆積する。その後、ポリシリコンの上に窒化膜を形成
する。次に、素子領域となるべき部分の上に所定の形状
のパターンが残されるように、窒化膜をパターニングす
る。次に、パターニングされた窒化膜をマスクにして、
マスク直下の部分を除く前記ポリシリコンを熱酸化し、
フィールド酸化膜を前記半導体基板の主面に形成する。
体基板の主表面に孔が形成されない方法を鋭意研究し、
本発明を完成させるに至った。すなわち、本発明は、ポ
リシリコンパッドＬＯＣＯＳ法によって、半導体基板の
主面に、素子領域を分離するためのフィールド酸化膜を
形成する、素子分離方法にかかるものである。まず、半
導体基板の主面に下地酸化膜を形成する。次に、下地酸
化膜の上に、フィールド酸化膜となるべきポリシリコン
を堆積する。その後、ポリシリコンの上に窒化膜を形成
する。次に、素子領域となるべき部分の上に所定の形状
のパターンが残されるように、窒化膜をパターニングす
る。次に、パターニングされた窒化膜をマスクにして、
マスク直下の部分を除く前記ポリシリコンを熱酸化し、
フィールド酸化膜を前記半導体基板の主面に形成する。
次に、マスクとなった窒化膜を除去し、マスク直下に残
存している未酸化ポリシリコンを露出させる。次に、こ
の未酸化ポリシリコンを、次の不等式？式中、Ｔ
は下地酸化膜の膜厚、Ｒ８■。２８１０２ は下地酸化膜のエッチング速度、Ｔｐｏｌｙは未酸化ポ
リシリコンの膜厚、Ｒｐｏｌｙは未酸化ポリシリコンの
エッチング速度である。） を満足する選択性を有するエッチングによって除去し、
フィールド酸化膜で挾まれた部分の下地酸化膜を露出さ
せる。
存している未酸化ポリシリコンを露出させる。次に、こ
の未酸化ポリシリコンを、次の不等式？式中、Ｔ
は下地酸化膜の膜厚、Ｒ８■。２８１０２ は下地酸化膜のエッチング速度、Ｔｐｏｌｙは未酸化ポ
リシリコンの膜厚、Ｒｐｏｌｙは未酸化ポリシリコンの
エッチング速度である。） を満足する選択性を有するエッチングによって除去し、
フィールド酸化膜で挾まれた部分の下地酸化膜を露出さ
せる。
この発明に従う方法の好ましい実施態様によれば、上記
未酸化ポリシリコンのエッチングはプラズマエッチング
で行なわれる。そして、このプラズマエッチングは、Ｃ
Ｆ，および０２を含む混合ガスを用いて、ガス圧０．１
〜１．ＯＴｏ ｒ ｒ，ＲＦパワー０．１〜１．０Ｗ／
ｃｍ２、基板温度５０℃以下の条件下で行なわれるのが
好ましい。
未酸化ポリシリコンのエッチングはプラズマエッチング
で行なわれる。そして、このプラズマエッチングは、Ｃ
Ｆ，および０２を含む混合ガスを用いて、ガス圧０．１
〜１．ＯＴｏ ｒ ｒ，ＲＦパワー０．１〜１．０Ｗ／
ｃｍ２、基板温度５０℃以下の条件下で行なわれるのが
好ましい。
この際、上記窒化膜の膜厚は８００〜２００ＯＡの範囲
にあり、上記ポリシリコンの膜厚は５００〜２ ０ ０
ＯＡの範囲にあり、上記下地酸化膜の膜厚は１５０〜
５００Ａの範囲にあるのが好ましい。
にあり、上記ポリシリコンの膜厚は５００〜２ ０ ０
ＯＡの範囲にあり、上記下地酸化膜の膜厚は１５０〜
５００Ａの範囲にあるのが好ましい。
［作用］
この発明によれば、未酸化ポリシリコンを、下記不等式
を満足する選択性を有するエッチングによって除去する
。すなわち、Ｔ ／Ｒ は下地酸Ｓｉ０２
Ｓ１０２ 化膜がエッチングによって完全に除去される時間を表わ
しており、Ｔ，。ｌ／Ｒｐｏｌｙは未酸化ポリシリコン
が完全に除去されてしまうのに要する時間を表わしてい
る。したがって、このような条件下でエッチングを行な
うと、下地酸化膜が完全に除去されるに要する時間が未
酸化ポリシリコンが完全に除去されてしまう時間よりも
大きいので、未酸化ポリシリコンが完全に除去されたと
きでも、下地酸化膜は半導体基板１の主表面に残ってい
る。
。すなわち、Ｔ ／Ｒ は下地酸Ｓｉ０２
Ｓ１０２ 化膜がエッチングによって完全に除去される時間を表わ
しており、Ｔ，。ｌ／Ｒｐｏｌｙは未酸化ポリシリコン
が完全に除去されてしまうのに要する時間を表わしてい
る。したがって、このような条件下でエッチングを行な
うと、下地酸化膜が完全に除去されるに要する時間が未
酸化ポリシリコンが完全に除去されてしまう時間よりも
大きいので、未酸化ポリシリコンが完全に除去されたと
きでも、下地酸化膜は半導体基板１の主表面に残ってい
る。
したがって、未酸化ポリシリコンにたとえ孔が発生して
いたとしても、半導体基板の主表面がエッチングによっ
て侵食されることはない。
いたとしても、半導体基板の主表面がエッチングによっ
て侵食されることはない。
［実施例］
以下、この発明の実施例を図について説明する。
第ＩＡ図を参照して、半導体基板１の上に下地酸化膜２
を形成した。下地酸化膜２の上に、フィールド酸化膜と
なるべきポリシリコン３を堆積した。ポリシリコン３の
上に１５００４以上の膜厚を有する窒化膜４（シリコン
窒化膜）を形成した。
を形成した。下地酸化膜２の上に、フィールド酸化膜と
なるべきポリシリコン３を堆積した。ポリシリコン３の
上に１５００４以上の膜厚を有する窒化膜４（シリコン
窒化膜）を形成した。
窒化膜４の上にレジスト５を形成した。
次に、第１Ｂ図を参照して、素子領域となるべき部分の
上に、所定の形状のパターンが残されるように、レジス
ト５をパターニングした。次に、パターニングされたレ
ジスト５をマスクにして、窒化膜４を所定の形状のパタ
ーンにパターニングした。
上に、所定の形状のパターンが残されるように、レジス
ト５をパターニングした。次に、パターニングされたレ
ジスト５をマスクにして、窒化膜４を所定の形状のパタ
ーンにパターニングした。
次に、第１Ｃ図を参照して、レジスト５を除去し、パタ
ーニングされた窒化膜４をマスクにして、マスク直下の
部分を除くポリシリコン３を熱酸化し、フィールド酸化
膜６を半導体基板１の主面に形或した。
ーニングされた窒化膜４をマスクにして、マスク直下の
部分を除くポリシリコン３を熱酸化し、フィールド酸化
膜６を半導体基板１の主面に形或した。
次に、第ＩＣ図および第１Ｄ図を参照して、マスクとな
った窒化膜４を除去し、マスク直下に残存している未酸
化ポリシリコン３を露出させた。
った窒化膜４を除去し、マスク直下に残存している未酸
化ポリシリコン３を露出させた。
このとき、未酸化ポリシリコン３には、下地酸化膜２に
まで届く、上下に貫通した孔３ａがあいていた。また、
フィールド酸化膜６の端部には、角のような形状の内方
向に延びる突起物６ａが現われていた。
まで届く、上下に貫通した孔３ａがあいていた。また、
フィールド酸化膜６の端部には、角のような形状の内方
向に延びる突起物６ａが現われていた。
次に、第ＩＥ図を参照して、未酸化ポリシリコンを、次
の不等式 （式中、Ｔ は下地酸化膜の膜厚、ＲＳＩＯ２Ｓｉ
０２ は下地酸化膜のエッチング速度、Ｔｐｏｌｙは未酸化ポ
リシリコンの膜厚、Ｒｐｏｌｙは未酸化ポリシリコンの
エッチング速度である。） を満足するエッチング選択性を有するプラズマエッチン
グによってエッチング除去した。上述のような条件を満
足するエッチング選択性は、プラズマエッチングの温度
、圧力、ガス種、パワーなどでコントロールされる。選
択性の生じる好ましいプラズマエッチングの条件を表１
にまとめる。
の不等式 （式中、Ｔ は下地酸化膜の膜厚、ＲＳＩＯ２Ｓｉ
０２ は下地酸化膜のエッチング速度、Ｔｐｏｌｙは未酸化ポ
リシリコンの膜厚、Ｒｐｏｌｙは未酸化ポリシリコンの
エッチング速度である。） を満足するエッチング選択性を有するプラズマエッチン
グによってエッチング除去した。上述のような条件を満
足するエッチング選択性は、プラズマエッチングの温度
、圧力、ガス種、パワーなどでコントロールされる。選
択性の生じる好ましいプラズマエッチングの条件を表１
にまとめる。
表１
また、このプラズマエッチングを行なう場合において、
窒化膜４、ポリシリコン３、下地酸化膜２の好ましい膜
厚を表２にまとめる。
窒化膜４、ポリシリコン３、下地酸化膜２の好ましい膜
厚を表２にまとめる。
表２
？ス種をＣＦ４ （９５％）／０■ （５％）とし、
ガス圧を０．４Ｔｏｒｒとし、ＲＦバワーを０，５Ｗ／
ｃｍ２とし、基板温度を５０℃にした場合、１０以上の
選択比が滉られた。なお、基板温度を２０℃以下にする
と、選択比が一層大きくなることもわかった。
ガス圧を０．４Ｔｏｒｒとし、ＲＦバワーを０，５Ｗ／
ｃｍ２とし、基板温度を５０℃にした場合、１０以上の
選択比が滉られた。なお、基板温度を２０℃以下にする
と、選択比が一層大きくなることもわかった。
また、プラズマエッチングの代わりに、ＮａＯＨ水溶液
またはＫＯＨ水溶液のようなアルカリ水溶液を用い、５
０〜８０℃の温度範囲でウェットエッチングしてもよい
。
またはＫＯＨ水溶液のようなアルカリ水溶液を用い、５
０〜８０℃の温度範囲でウェットエッチングしてもよい
。
このようなエッチング選択性を有するたとえばプラズマ
エッチングを行なうと、未酸化ポリシリコンに孔３ａが
発生して、この孔３ａを通ってエッチングガスが下地酸
化膜２のところまで到達しても、下地酸化膜２が完全に
エッチングされるために要する時間は、未酸化ポリシリ
コンが完全にエッチング除去されるに要する時間よりも
長いので、未酸化ポリシリコンが完全に除去されたとき
でも、下地酸化膜２は半導体基板１の主表面に残ってい
る。したがって、半導体基板の主表面はプラズマエッチ
ングによってエッチングされない。
エッチングを行なうと、未酸化ポリシリコンに孔３ａが
発生して、この孔３ａを通ってエッチングガスが下地酸
化膜２のところまで到達しても、下地酸化膜２が完全に
エッチングされるために要する時間は、未酸化ポリシリ
コンが完全にエッチング除去されるに要する時間よりも
長いので、未酸化ポリシリコンが完全に除去されたとき
でも、下地酸化膜２は半導体基板１の主表面に残ってい
る。したがって、半導体基板の主表面はプラズマエッチ
ングによってエッチングされない。
次に、第ＩＦ図を参照して、フィールド酸化膜６で挾ま
れた部分の下地酸化膜２をフッ酸溶液で除去すると、バ
ーズビーク長が短く、フィールド酸化膜６の膜厚が厚く
、かつ孔の発生が認められない、半導体基板１が得られ
る。また、このフッ酸溶液の処理によって突起物６ａも
除去される。
れた部分の下地酸化膜２をフッ酸溶液で除去すると、バ
ーズビーク長が短く、フィールド酸化膜６の膜厚が厚く
、かつ孔の発生が認められない、半導体基板１が得られ
る。また、このフッ酸溶液の処理によって突起物６ａも
除去される。
このようなフィールド酸化膜で素子領域が分離された半
導体基板を使用すると、集積度が高く、分離耐圧の高め
られた、半導体装置が得られる。
導体基板を使用すると、集積度が高く、分離耐圧の高め
られた、半導体装置が得られる。
第ＩＧ図〜第１Ｌ図は、上連のようにして形成された半
導体基板の素子領域にＥＥＰＲＯＭを形成する方法の工
程を断面図で示したものである。
導体基板の素子領域にＥＥＰＲＯＭを形成する方法の工
程を断面図で示したものである。
第ＩＧ図〜第ＩＬ図は、フィールド酸化膜を含む平面で
切ったときの断面図であるが、第ＩＭ図〜第ＩＲ図は、
対応する第ＩＧ図〜第ＩＬ図の紙面に垂直な平面で切っ
たときの断面図である。第ＩＧ図は第ＩＭ図に対応し、
第１Ｈ図は第１Ｎ図に対応し、第ＩＩ図は第１０図に対
応し、第ＩＪ図は第ＩＰ図に対応し、第１Ｋ図は第１Ｑ
図に対応し、第ＩＬ図は第ＩＲ図に対応する。
切ったときの断面図であるが、第ＩＭ図〜第ＩＲ図は、
対応する第ＩＧ図〜第ＩＬ図の紙面に垂直な平面で切っ
たときの断面図である。第ＩＧ図は第ＩＭ図に対応し、
第１Ｈ図は第１Ｎ図に対応し、第ＩＩ図は第１０図に対
応し、第ＩＪ図は第ＩＰ図に対応し、第１Ｋ図は第１Ｑ
図に対応し、第ＩＬ図は第ＩＲ図に対応する。
第ＩＧ図および第ＩＭ図を参照して、活性領域に酸化膜
１７を形成する。その後、Ｎ型不純物イオンを注入し、
活性領域の主表面にＮ型不純物領域１５を形成する。
１７を形成する。その後、Ｎ型不純物イオンを注入し、
活性領域の主表面にＮ型不純物領域１５を形成する。
次に、第ＩＨ図および第１Ｎ図を参照して、酸化膜１７
の表面を一部除去して、薄い絶縁膜１９を形成する。
の表面を一部除去して、薄い絶縁膜１９を形成する。
次に、第ＩＩ図および第１０図を参照して、薄い絶縁膜
１９を覆うように、所定の形状のフローティングゲート
２０を形成する。
１９を覆うように、所定の形状のフローティングゲート
２０を形成する。
その後、第ＩＪ図および第ＩＰ図を参照して、フローテ
ィングゲート２０の表面および側壁を覆うように絶縁膜
２２を形成する。
ィングゲート２０の表面および側壁を覆うように絶縁膜
２２を形成する。
次に、第ＩＫ図および第ＩＱ図を参照して、絶縁膜２２
を覆うように、所定の形状のコントロールゲート２１を
形成する。次に、Ｎ型不純物イオンを注入することによ
り、半導体基板１の主表面に自己整合的に、Ｎ型不純物
領域１４．１６が形成される。
を覆うように、所定の形状のコントロールゲート２１を
形成する。次に、Ｎ型不純物イオンを注入することによ
り、半導体基板１の主表面に自己整合的に、Ｎ型不純物
領域１４．１６が形成される。
その後、第１Ｌ図および第ＩＲ図を参照して、半導体基
板１の表面全面に絶縁膜２４を形成すると、ＥＥＰＲＯ
Ｍが得られる。このようにして得られたＥＥＰＲＯＭは
、フィールド酸化膜６の膜厚が厚いので、耐圧に優れる
。
板１の表面全面に絶縁膜２４を形成すると、ＥＥＰＲＯ
Ｍが得られる。このようにして得られたＥＥＰＲＯＭは
、フィールド酸化膜６の膜厚が厚いので、耐圧に優れる
。
なお、上記実施例では、素子領域にＥＥＰＲＯＭを形成
する場合を例示したが、本発明はこれに限定されるもの
でなく、フィールド酸化膜を有する半導体装置のいずれ
にも適用することができる。
する場合を例示したが、本発明はこれに限定されるもの
でなく、フィールド酸化膜を有する半導体装置のいずれ
にも適用することができる。
以上、本発明を要約すると次のとおりである。
（１） 特許請求の範囲第１項に記載の方法であって、
上記未酸化ポリシリコンのエッチングはプラズマエッチ
ングを含む。
上記未酸化ポリシリコンのエッチングはプラズマエッチ
ングを含む。
（２） 上記第１項に記載の方法であって、上記プラズ
マエッチングはＣＦ，および０２を含む混合ガスを用い
て、ガス圧０．１〜１．ＯＴｏｒｒＳＲＦパワー０．１
〜ｉ．ＯＷ／ｃｍ２、基板温度５０℃以下の条件下で行
なわれる。
マエッチングはＣＦ，および０２を含む混合ガスを用い
て、ガス圧０．１〜１．ＯＴｏｒｒＳＲＦパワー０．１
〜ｉ．ＯＷ／ｃｍ２、基板温度５０℃以下の条件下で行
なわれる。
（３） 上記第２項に記載の方法であって、上記プラズ
マエッチングは基板温度２０℃以下で行なわれる。
マエッチングは基板温度２０℃以下で行なわれる。
（４） 上記第２項に記載の方法であって、上記窒化膜
の膜厚は８００〜２００ＯＡの範囲１ミあり、上記ポリ
シリコンの膜厚は５００〜２０００Ａの範囲にあり、上
記下地酸化膜の膜厚は１５０〜５０ＯＡの範囲にある。
の膜厚は８００〜２００ＯＡの範囲１ミあり、上記ポリ
シリコンの膜厚は５００〜２０００Ａの範囲にあり、上
記下地酸化膜の膜厚は１５０〜５０ＯＡの範囲にある。
（５） 特許請求の範囲第１項に記載の方法であって、
上記未酸化ポリシリコンのエッチングは、アルカリ水溶
液を用いるウエットエッチングを含む。
上記未酸化ポリシリコンのエッチングは、アルカリ水溶
液を用いるウエットエッチングを含む。
（６） 上記第５項に記載の方法であって、上記ウエッ
トエッチングは温度５０〜８０℃の範囲で行なわれる。
トエッチングは温度５０〜８０℃の範囲で行なわれる。
（７） 上記第５項に記載の方法であって、上記アルカ
リ水溶液はＮａＯＨ水溶液を含む。
リ水溶液はＮａＯＨ水溶液を含む。
（８） 上記第５項に記載の方法であって、上記アルカ
リ水溶液はＫ Ｏ Ｈ水溶液を含む。
リ水溶液はＫ Ｏ Ｈ水溶液を含む。
（９） 特許請求の範囲第１項に記載の方法であって、
上記フィールド酸化膜で挾まれた部分の下地酸化膜を露
出させた後、上記半導体基板の表面をフッ酸溶液で処理
する工程を、さらに含む。
上記フィールド酸化膜で挾まれた部分の下地酸化膜を露
出させた後、上記半導体基板の表面をフッ酸溶液で処理
する工程を、さらに含む。
［発明の効果］
以上のように、この発明によれば、未酸化ポリシリコン
にたとえ孔が発生しても、下地酸化膜をエッチングによ
って完全に除去するに要する時間を、未酸化ポリシリコ
ンを完全にエッチング除去するに要する時間よりも大き
くしているので、未酸化ポリシリコンが完全にエッチン
グ除去されたときでも、下地酸化膜は半導体基板の主表
面に残っている。それゆえ、エッチングによって、半導
体基板の主表面がエッチングされることはない。
にたとえ孔が発生しても、下地酸化膜をエッチングによ
って完全に除去するに要する時間を、未酸化ポリシリコ
ンを完全にエッチング除去するに要する時間よりも大き
くしているので、未酸化ポリシリコンが完全にエッチン
グ除去されたときでも、下地酸化膜は半導体基板の主表
面に残っている。それゆえ、エッチングによって、半導
体基板の主表面がエッチングされることはない。
それゆえに、従来のように、フィールド酸化膜の膜厚を
厚くしたとき、半導体基板の主表面に孔が形成されると
いう事態は回避される。本方法によれば、フィールド酸
化膜の膜厚をさらにいっそう厚くすることができ、より
高集積化した半導体装置が得られるという効果を奏する
。
厚くしたとき、半導体基板の主表面に孔が形成されると
いう事態は回避される。本方法によれば、フィールド酸
化膜の膜厚をさらにいっそう厚くすることができ、より
高集積化した半導体装置が得られるという効果を奏する
。
第ＩＡ図〜第１Ｆ図はこの発明の一実施例の工程を断面
図で示したものである。 第１Ｇ図〜第１Ｌ図、および第ＩＭ図〜第ＩＲ図は、本
発明の方広によって得られた半導体基板にＥＥＰＲＯＭ
を形成する方法を示した断面図である。 第２Ａ図〜第２Ｆ図は、従来のポリシリコンパッドＬＯ
ＣＯＳ法の工程を断面図で示したものである。 第３Ａ図〜第３Ｄ図は、素子領域にＮＭＯＳを形成する
工程を示した図である。 第４図は、素子領域に形成されたＥＥＰＲＯＭのメモリ
セルの断面図である。 第５Ａ図〜第５Ｄ図は、この発明の基礎となっタ実験の
工程を断面図で示したものである。 第６Ａ図〜第６Ｅ図は、半導体基板の表面に孔が形成さ
れる原因を究明した結果を、示した図である。 第７図は、第５Ｄ図に示す半導体基板の平面図である。 第８図は、シリコン窒化膜の厚さを種々変化させ、種々
の膜厚を有するフィールド酸化膜を形成した後、素子領
域に孔が発生しているか否かを検査したときの結果を示
したときの図である。 図において、１は半導体基板、２は下地酸化膜、３はポ
リシリコン、３ａはポリシリコンにあいた孔、４は窒化
膜、６はフィールド酸化膜である。 なお、各図中、同一符号は同一または相当部分を示す。
図で示したものである。 第１Ｇ図〜第１Ｌ図、および第ＩＭ図〜第ＩＲ図は、本
発明の方広によって得られた半導体基板にＥＥＰＲＯＭ
を形成する方法を示した断面図である。 第２Ａ図〜第２Ｆ図は、従来のポリシリコンパッドＬＯ
ＣＯＳ法の工程を断面図で示したものである。 第３Ａ図〜第３Ｄ図は、素子領域にＮＭＯＳを形成する
工程を示した図である。 第４図は、素子領域に形成されたＥＥＰＲＯＭのメモリ
セルの断面図である。 第５Ａ図〜第５Ｄ図は、この発明の基礎となっタ実験の
工程を断面図で示したものである。 第６Ａ図〜第６Ｅ図は、半導体基板の表面に孔が形成さ
れる原因を究明した結果を、示した図である。 第７図は、第５Ｄ図に示す半導体基板の平面図である。 第８図は、シリコン窒化膜の厚さを種々変化させ、種々
の膜厚を有するフィールド酸化膜を形成した後、素子領
域に孔が発生しているか否かを検査したときの結果を示
したときの図である。 図において、１は半導体基板、２は下地酸化膜、３はポ
リシリコン、３ａはポリシリコンにあいた孔、４は窒化
膜、６はフィールド酸化膜である。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 ポリシリコンパッドＬＯＣＯＳ法によって、半導体基板
の主面に、素子領域を分離するためのフィールド酸化膜
を形成する、素子分離方法であって、 半導体基板の主面に下地酸化膜を形成する工程と、 前記下地酸化膜の上に、前記フィールド酸化膜となるべ
きポリシリコンを堆積する工程と、前記ポリシリコンの
上に窒化膜を形成する工程と、 前記素子領域となるべき部分の上に所定の形状のパター
ンが残されるように、前記窒化膜をパターニングする工
程と、 パターニングされた前記窒化膜をマスクにして、該マス
ク直下の部分を除く前記ポリシリコンを熱酸化し、前記
フィールド酸化膜を前記半導体基板の主面に形成する工
程と、 マスクとなった前記窒化膜を除去し、前記マスク直下に
残存している未酸化ポリシリコンを露出させる工程と、 前記未酸化ポリシリコンを、下記不等式 ▲数式、化学式、表等があります▼ （式中、▲数式、化学式、表等があります▼は前記下地
酸化膜の膜厚、 ▲数式、化学式、表等があります▼は下地酸化膜のエッ
チング速度、Ｔ＿ｐ＿ｏ＿ｌ＿ｙは前記未酸化ポリシリ
コンの膜厚、Ｒ＿ｐ＿ｏ＿ｌ＿ｙは前記未酸化ポリシリ
コンのエッチング速度である。）を満足する選択性を有
するエッチングによって除去し、前記フィールド酸化膜
で挾まれた部分の前記下地酸化膜を露出させる工程と、 を備えた、ポリシリコンパッドＬＯＣＯＳ法による素子
分離方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1264152A JP2536635B2 (ja) | 1989-03-09 | 1989-10-11 | ポリシリコンパッドｌｏｃｏｓ法による素子分離方法 |
| US07/487,322 US5093277A (en) | 1989-03-09 | 1990-03-02 | Method of device isolation using polysilicon pad LOCOS method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-56722 | 1989-03-09 | ||
| JP5672289 | 1989-03-09 | ||
| JP1264152A JP2536635B2 (ja) | 1989-03-09 | 1989-10-11 | ポリシリコンパッドｌｏｃｏｓ法による素子分離方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0316128A true JPH0316128A (ja) | 1991-01-24 |
| JP2536635B2 JP2536635B2 (ja) | 1996-09-18 |
Family
ID=26397707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1264152A Expired - Lifetime JP2536635B2 (ja) | 1989-03-09 | 1989-10-11 | ポリシリコンパッドｌｏｃｏｓ法による素子分離方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5093277A (ja) |
| JP (1) | JP2536635B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5267507A (en) * | 1991-12-04 | 1993-12-07 | Kazuo Enomoto | Coffee maker |
| US5387256A (en) * | 1991-12-04 | 1995-02-07 | Enomoto; Kazuo | Small-capacity coffee roaster |
| US6309079B1 (en) | 1998-06-08 | 2001-10-30 | Nec Infrontia Corporation | Display system having a non-luminescent display device and a light source and method of illumination to display area |
| US6372611B1 (en) | 1997-01-24 | 2002-04-16 | Nec Corporation | Semiconductor manufacturing method including gettering of metal impurities |
| US7405779B2 (en) | 1999-01-22 | 2008-07-29 | White Electronic Designs Corp. | Super bright low reflectance liquid crystal display |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5880036A (en) | 1992-06-15 | 1999-03-09 | Micron Technology, Inc. | Method for enhancing oxide to nitride selectivity through the use of independent heat control |
| JPH06216120A (ja) * | 1992-12-03 | 1994-08-05 | Motorola Inc | 集積回路の電気的分離構造の形成方法 |
| US5371035A (en) * | 1993-02-01 | 1994-12-06 | Motorola Inc. | Method for forming electrical isolation in an integrated circuit device |
| US5627099A (en) * | 1994-12-07 | 1997-05-06 | Lsi Logic Japan Semiconductor, Inc. | Method of manufacturing semiconductor device |
| KR0172730B1 (ko) * | 1995-12-30 | 1999-03-30 | 김주용 | 반도체 소자의 아이솔레이션 방법 |
| JP2000340644A (ja) | 1999-05-27 | 2000-12-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2009038068A (ja) * | 2007-07-31 | 2009-02-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547882A (en) * | 1977-06-21 | 1979-01-20 | Fujitsu Ltd | Manufacture for semiconductor device |
| US4180432A (en) * | 1977-12-19 | 1979-12-25 | International Business Machines Corporation | Process for etching SiO2 layers to silicon in a moderate vacuum gas plasma |
| JPS5780779A (en) * | 1980-11-07 | 1982-05-20 | Fujitsu Ltd | Semiconductor non-volatile memory |
| US4407696A (en) * | 1982-12-27 | 1983-10-04 | Mostek Corporation | Fabrication of isolation oxidation for MOS circuit |
| JPH0628282B2 (ja) * | 1984-09-19 | 1994-04-13 | ソニー株式会社 | 半導体装置の製造方法 |
| JPS6260232A (ja) * | 1985-09-09 | 1987-03-16 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS62183139A (ja) * | 1986-02-06 | 1987-08-11 | Fujitsu Ltd | 半導体素子形成用基板の製造方法 |
| US4755477A (en) * | 1987-03-24 | 1988-07-05 | Industrial Technology Research Institute | Overhang isolation technology |
| JPS63302536A (ja) * | 1987-06-02 | 1988-12-09 | Sanyo Electric Co Ltd | 素子分離領域の形成方法 |
| US4897364A (en) * | 1989-02-27 | 1990-01-30 | Motorola, Inc. | Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer |
| US4948461A (en) * | 1989-10-16 | 1990-08-14 | Eastman Kodak Company | Dry-etching method and plasma |
-
1989
- 1989-10-11 JP JP1264152A patent/JP2536635B2/ja not_active Expired - Lifetime
-
1990
- 1990-03-02 US US07/487,322 patent/US5093277A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5267507A (en) * | 1991-12-04 | 1993-12-07 | Kazuo Enomoto | Coffee maker |
| US5387256A (en) * | 1991-12-04 | 1995-02-07 | Enomoto; Kazuo | Small-capacity coffee roaster |
| US6372611B1 (en) | 1997-01-24 | 2002-04-16 | Nec Corporation | Semiconductor manufacturing method including gettering of metal impurities |
| US6309079B1 (en) | 1998-06-08 | 2001-10-30 | Nec Infrontia Corporation | Display system having a non-luminescent display device and a light source and method of illumination to display area |
| US7405779B2 (en) | 1999-01-22 | 2008-07-29 | White Electronic Designs Corp. | Super bright low reflectance liquid crystal display |
| US7649577B2 (en) | 1999-01-22 | 2010-01-19 | Sanelle Joseph J | Super bright low reflectance liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2536635B2 (ja) | 1996-09-18 |
| US5093277A (en) | 1992-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5405806A (en) | Method for forming a metal silicide interconnect in an integrated circuit | |
| JP3164026B2 (ja) | 半導体装置及びその製造方法 | |
| JP4545256B2 (ja) | サイドウオールスプリットゲートフラッシュトランジスタの集積方法 | |
| US6562681B2 (en) | Nonvolatile memories with floating gate spacers, and methods of fabrication | |
| JP3665426B2 (ja) | 半導体装置の製造方法 | |
| JP4027446B2 (ja) | 不揮発性メモリ製造方法 | |
| EP0197284B1 (en) | Method of producing semiconductor memory device | |
| JP2904533B2 (ja) | 半導体装置の製造方法 | |
| KR940007654B1 (ko) | 불휘발성 반도체 메모리장치의 제조방법 | |
| JPH0316128A (ja) | ポリシリコンパッドｌｏｃｏｓ法による素子分離方法 | |
| KR20030086825A (ko) | 트랩형 비휘발성 메모리 장치의 제조 방법 | |
| KR0146401B1 (ko) | 스택 게이트 구조를 갖고 있는 반도체 집적 회로 장치의 제조 방법 | |
| KR100658475B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20010093055A (ko) | 반도체장치의 제조방법 및 반도체장치 | |
| JP2003017596A (ja) | 半導体記憶装置の製造方法 | |
| KR0129984B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| KR100412143B1 (ko) | 삼중 게이트 산화막을 적용한 반도체 소자의 제조방법 | |
| KR960006716B1 (ko) | 반도체 집적회로 제조 방법 | |
| JPH03257873A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| TW202305879A (zh) | 半導體結構的製造方法 | |
| JPH03136348A (ja) | 不揮発性メモリ素子の製造方法 | |
| KR930009126B1 (ko) | 고집적 모스 소자의 커패시터 제조방법 | |
| KR100358140B1 (ko) | 플래쉬메모리제조방법 | |
| JPH09219460A (ja) | 不揮発性半導体メモリ装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070708 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 14 |