JPH03157933A - バイポーラトランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、高密度集積化に適した微細構造のバイポーラ
トランジスタとその製造方法に関する。

（従来の技術） 近年、高速ＬＳＩを実現するため、微細かつ高性能のバ
イポーラトランジスタの開発が盛んに行われている。そ
の様な高性能バイポーラトランジスタとして、セルファ
ライン技術を利用したＳ　Ｓ　Ｔ　（Ｓｕｐｅｒ　Ｓｅ
ｌｆ−ａｌｉｇｎｍｅｎｔ　Ｔｒａｎｓｌｓｔｏｒ）と
呼ばれるものが知られている。これは、コレクタ層が形
成された半導体基板に、外部ベース層、内部ベース層お
よびエミッタ層が全て自己整合されて形成される。

第３図は、ＳＳＴの概略構造を示している。製造工程に
したがって説明すると、コレクタ層３２が表面部に形成
されたシリコン基板３１に分離用絶縁膜３３が形成され
、この分離用絶縁膜３３により囲まれた領域の周辺にコ
ンタクトするベース引出し電極３４が多結晶シリコン膜
により形成される。そしてベース引出し電極３４の表面
およびその開口部基板面に酸化膜３５が形成され、この
時同時にベース引出し電極３４からの不純物拡散によっ
て外部ベース層３６が形成される。その後開口部の酸化
膜が除去され、イオン注入によって内部ベース層３７が
形成される。次いでエミッタ引出し電極３８が多結晶シ
リコン膜により形成され、このエミッタ引出し電極３８
からの不純物拡散によってエミッタ層３９が形成される
。エミッタ引出し電極３８．ベース引出し電極３４にそ
れぞれエミッタ電極４０．ベース電極４１が接続され、
これらエミッタ・ベース領域とは分離用絶縁膜３３によ
り分離された領域にコレクタ電極４２が形成、される。

このＳＳＴ構造の場合、コレクタ電極４２が図示のよう
にベースおよびエミッタ領域とは分離用絶縁膜で分離さ
れた別の領域に形成されるため、これがトランジスタの
微細化、バイポーラ集積回路の集積度向上を妨げる大き
い原因となっている。

（発明が解決しようとする課題） 以上のように従来のＳＳＴに代表される高性能バイポー
ラトランジスタは、コレクタ引出し電極の領域がベース
１エミッタ領域から離れていて微細化に限界があった。

本発明は、この様な点に鑑みなされたもので、−層の微
細化を可能としたバイポーラトランジスタとその製造方
法を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明に係るバイポーラトランジスタは、コレクタ層が
形成された半導体基板の分離用絶縁膜で囲まれた領域の
一端部にコンタクトするコレクタ引出し電極が分離用絶
縁膜上に延在して配設され、他端部にコンタクトするベ
ース引出し電極が分離用絶縁膜上に延在して配設され、
ベース引出し電極下にこの電極からの不純物拡散により
形成された外部ベース層を有し、コレクタ引出し電極と
ベース引出し電極により挟まれた領域に自己整合されて
内部ベース層とエミッタ層が形成されていることを特徴
とする。

本発明はまた、この様なバイポーラトランジスタを製造
するに際して、次のような工程を採ることを特徴とする
。まず第１導電型コレクタ層が形成された半導体基板に
分離用絶縁膜を形成した後、分離用絶縁膜で囲まれたコ
レクタ領域の一端部にコンタクトして前記分離用絶縁膜
上に延在するコレクタ引出し電極を形成し、次いで基板
およびコレクタ引出し電極表面に第１の層間絶縁膜を形
成した後、第２導電型の不純物を含むベース引出し電極
本体を形成する。その後全面に第２の層間絶縁膜を形成
し、第２の層間絶縁膜とその下の前記ベース引出し電極
本体を貫通して内部ベース形成領域に基板面が露出する
開口を形成して、この開口を通してベース引出し電極本
体下の第１の層間絶縁膜を横方向に所定深さエツチング
除去する。

そして開口を通してベース引出し電極本体の下にベース
引出し電極コンタクト部となる多結晶シリコン膜を選択
的に埋込み形成した後、ベース引出し電極本体の不純物
を基板に拡散させて第２導電型外部ベース層を形成する
。その後開口を通してコレクタ領域に不純物を導入して
第２導電型の内部ベース層と第１導電型エミッタ層を自
己整合的に形成する。

（作用） 本発明によれば、コレクタ、ベースおよびエミッタの全
ての電極が分離用絶縁膜で囲まれた領域から取り出され
るので、実効素子面積が大きく低減される。また本発明
によれば、外部ベース。

内部ベースおよびエミッタが自己整合されて形成される
から、高性能かつ高速のバイポーラトランジスタが得ら
れる。これにより、バイポーラＬＳＩの一層の高集積化
、高性能化が図られる。

（実施例） 以下、本発明の詳細な説明する。

第１図は一実施例のｎｐｎ　トランジスタである。ｐ型
シリコン基板１にコレクタ層となるｎ型エピタキシャル
層３が形成されたウェハを用いて、素子分離用の溝と選
択酸化により形成された分離用絶縁膜４により囲まれた
領域に素子が形成されている。すなわち分離用絶縁膜４
で囲まれた素子領域内にｐ型外部ベース層１３．ｐ型内
部ベース層１４およびｎ＋型エミッタ層１６が自己整合
的に形成されている。なお素子領域のエピタキシャル層
３と基板１の間にはｎ＋型コレクタ埋込み層２が形成さ
れ、素子領域の一端部にこの埋込み層２に達するｎ′型
コレクタ取出し層６が形成されている。コレクタ取出し
層６にコンタクトして分離用絶縁膜４上に延在するコレ
クタ引出し電極５が配設され、コレクタ引出し電極５と
反対側の端部に、外部ベース層１３にコンタクトして分
離用絶縁膜４上に延在するベース引出し電極１０が配設
されている。コレクタ引出し電極５は第１層多結晶シリ
コン膜により形成され、ベース引出し電極１０は第２層
多結晶シリコン膜（本体部）および第３層多結晶シリコ
ン膜（コンタクト部）により形成されている。後に詳述
するように外部０ ベース層１３はベース引出し電極１０からの不純物拡散
によって形成される。内部ベース層１４とエミッタ層１
６は、コレクタ引出し電極５とベース引出し電極１０に
よって挟まれた領域に、ベース引出し電極１０に開けた
開口を通して不純物を拡散して自己整合的に形成されて
いる。そしてベース電極１０とは層間絶縁膜１１により
分離されて、多結晶シリコン膜によるエミッタ引出し電
極１５が形成されている。エミッタ電極１９ａ、ベース
電極１９ｂ、コレクタ電極１９ｃはそれぞれ、多結晶シ
リコン膜からなる引出し電極１５，１０゜５上にバリア
メタル１８ａ、１８ｂ、１８ｃを介して形成されている
。

第２図（ａ）〜（ｊ）は、第１図のトランジスタの製造
工程を示す図である。この図を用いて製造工程を詳細に
説明する。

通常の工程にしたがって、まずｐ型シリコン基板１に選
択的にｎ＋型コレクタ埋込み層２を形成した後、コレク
タ層として用いられるｎ−型エピタキシャル層３を形成
する。次に素子分離用の溝１ を形成した後、選択酸化法によって分離用絶縁膜４を形
成し、トランジスタ形成領域を他から分離する。その後
全面にＣＶＤ法によって第１層多結晶シリコン膜５゜を
堆積する。そして多結晶シリコン膜５゜上にコレクタ電
極引出し領域に開口を持つフォトレジスト・パターン２
１を形成し、リンをイオン注入して多結晶シリコン膜５
゜にリンをドープすると同時に、素子領域の一端部の基
板内にｎ＋型コレクタ取り出し層６を形成する（第２図
（ａ））。コレクタ取り出し層６は、実際には後の外部
ベース形成の熱処理工程で拡散されてｎ＋型埋込み層２
に達することになるが、ここではすでにその様に拡散さ
れた状態を示している。

この後、フォトレジスト・パターン２１を除去し、改め
てコレクタ電極引出し領域をマスクするフォトレジスト
・パターン２２を形成する。そしてこのフォトレジスト
・パターン２２を用いて第１層多結晶シリコン膜５゜を
選択エツチングして、ｎ＋型コレクタ取出し層６にコン
タクトし、分離用絶縁膜４上に延在するコレクタ引出し
電極５を２ パターン形成する（第２図（ｂ））。次いで全面にＣＶ
Ｄシリコン酸化膜を堆積し、これを異方性ドライエツチ
ングによって全面エツチングして、コレクタ引出し電極
５の側壁部にのみ酸化膜７を残置させる（第２図（Ｃ）
）。この側壁酸化膜７は、後に形成されるベース層とコ
レクタ引出し電極との間を分離するためのものであり、
そのために必要な膜厚となるように制御される。

次いで第１の層間絶縁膜として、ＣＶＤ法によりシリコ
ン酸化膜８とシリコン窒化膜９を積層形成する。この上
にＣＶＤ法によって第２層多結晶シリコン膜を堆積する
。第２層多結晶シリコン膜には、ベース層を形成するた
めのｐ型不純物としてボロンをイオン注入する。そして
この第２層多結晶シリコン膜上にフォトレジスト・パタ
ーン２３を形成し、これをマスクとして第２層多結晶シ
リコン、膜を選択エツチングしてベース引出し電極本体
部１０．を形成する（第２図（ｄ））。フォトレジス！
・・パターン２３を除去した後、全面に第２の層間絶縁
膜としてＣＶＤ法によりシリコン３ 酸化膜１１を堆積する。そして、所定のパターニングを
行ってエミッタ開口部２４を形成し、この開口部２４に
露出した多結晶シリコン膜からなるベース引出し電極端
部を酸化した後、シリコン窒化膜９を熱燐酸でエツチン
グする。このときシリコン窒化膜９は横方向に所定距離
エツチングし、その後その下のシリコン酸化膜８をエツ
チングしてコレクタ層表面を露出させる（第２図（ｅ）
）。

続いて全面に第３層多結晶シリコン膜１０□を堆積する
（第２図（ｆ））。このとき多結晶シリコン膜１０□は
ベース引出し電極本体部１０．の下に埋め込まれてベー
ス引出し電極本体部１０、と接続される。なおベース引
出し電極１０．の形成工程でコレクタ引出し電極５上に
多結晶シリコン膜が残されるが、第３層多結晶シリコン
膜１０２はこれに接続されないように、先のエミッタ開
口部２４の形成およびその後のシリコン窒化膜９゜シリ
コン酸化膜８のエツチングを制御する。次に多結晶シリ
コン膜１０２を異方性ドライエツチングによりエツチン
グして、これをベース引出し電４ 極１０１との接続部すなわちコンタクト部にのみ残し、
熱酸化を行ってエミッタ開口部のシリコン露出面にシリ
コン酸化膜１２ａ、１２ｂを形成する。この熱処理工程
でベース引出し電極１０のボロンが基板に拡散してｐ型
外部ベース層１３が形成される。またその後エミッタ開
口部２４からボロンをイオン注入してｐ型内部ベース層
１４を形成する（第２図（ｇ））。

次に多結晶シリコン膜を全面に堆積してこれを異方性ド
ライエツチングによりエツチングしてエミッタ開口部２
４の側壁部にのみ多結晶シリコン膜１５を残し、エミッ
タ開口部２４を狭める。そしてこの多結晶シリコン膜１
５をマスクとしてシリコン酸化膜１２ｂを選択エツチン
グして基板面を露出させる。そして多結晶シリコン膜１
５を堆積し、これに砒素を所定ドーズ量イオン注入して
熱処理を行って、内部ベース層１４の表面部にｎ型エミ
ッタ層１６を形成する。その後多結晶シリコン膜１７を
選択エツチングしてベース電極およびコレクタ電極の開
口を開ける（第２図（１））。

５ この後全面にバリアメタル１８およびＡΩ膜１９をスパ
ッタ法によって形成し、これらの積層金属膜およびその
下の多結晶シリコン膜１７を選択エツチングして、エミ
ッタ、ベースおよびコレクタの各電極１９　ａ　、　　
１９　ｂ　、　　］、　９　ｃを分離形成して完成する
（第２図（ｊ））。

この実施例によれば、コレクタ引出し電極が分離用絶縁
膜で囲まれた素子領域内に形成され、素子占有面積は従
来のものに比べて十分に小さいものとなる。しかも、外
部ベース層、内部ベース層およびエミッタ層は自己整合
されて形成される。

したがってこの実施例によれば、高性能かつ高集積化し
たバイポーラ集積回路を得ることができる。

本発明は上記実施例に限られるものではない。

例えば実施例ではｎｐｎ）ランジスタを説明したが、本
発明はｐｎｐ　）ランジスタにも同様に適用することが
できる。

［発明の効果］ 以上説明したように本発明によれば、コレクタ引出し電
極をベース、エミッタ形成領域と同じ分６ 雌用絶縁膜で囲まれた領域にコンタクトさせて配設する
ことにより、高集積化に適した微細構造の高性能バイポ
ーラトランジスタを得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のバイポーラトランジスタを
示す断面図、 第２図（ａ）〜（ｊ）はその製造工程を示す断面図、第
３図は従来のバイポーラトランジスタを示す断面図であ
る。 １・・・ｐ型シリコン話板、２・・・ｎ゛型埋込み層、
３・・・ｎ−型エピタキシャル層（コレクタ層）、４・
・・分離用絶縁膜、５・・・コレクタ引出し電極、６・
・・ｎ＋型コレクタ取出し層、７・・・シリコン酸化膜
、８・・・シリコン酸化膜、９・・・シリコン窒化膜、
１０・・・ベース引出し電極、１１・・・シリコン酸化
膜、１２・・・シリコン酸化膜、１３・・・ｐ型外部ベ
ース層、１４・・・ｐ型内部ベース層、１５・・・エミ
ッタ引出し電極、］６・・・ｎ型エミッタ層、１７・・
・エミッタ引出し電極、７ １８・・・バリアメタル、１９・・・電極。 　８

Claims (3)

【特許請求の範囲】
1. （１）コレクタ層が形成された半導体基板の分離用絶縁
   膜で囲まれたコレクタ領域内の一方の端部にコンタクト
   するコレクタ引出し電極と、他方の端部にコンタクトす
   るベース引出し電極がそれぞれ前記分離用絶縁膜上に延
   在するように配設され、前記ベース引出し電極の下にこ
   の電極からの不純物拡散により形成された外部ベース層
   が形成され、 前記コレクタ引出し電極とベース引出し電極により挟ま
   れた領域に内部ベース層とエミッタ層が自己整合されて
   形成され、 前記エミッタ層にコンタクトするエミッタ引出し電極が
   配設されている、 ことを特徴とするバイポーラトランジスタ。
2. （２）表面部に第１導電型コレクタ層が形成された半導
   体基板に分離用絶縁膜を形成する工程と、前記分離用絶
   縁膜で囲まれたコレクタ領域の一端部にコンタクトして
   前記分離用絶縁膜上に延在するコレクタ引出し電極を形
   成する工程と、前記基板およびコレクタ引出し電極表面
   に第１の層間絶縁膜を形成した後、第２導電型の不純物
   を含むベース引出し電極本体を形成する工程と、表面に
   第２の層間絶縁膜を形成する工程と、前記第２の層間絶
   縁膜とその下の前記ベース引出し電極本体を貫通して内
   部ベース形成領域に基板面が露出する開口を形成する工
   程と、 前記開口を通して前記ベース引出し電極本体下の第１の
   層間絶縁膜を横方向に所定深さエッチング除去する工程
   と、 前記開口を通して前記ベース引出し電極本体の下にベー
   ス引出し電極コンタクト部となる多結晶シリコン膜を埋
   込み形成する工程と、 前記ベース引出し電極本体の不純物を基板に拡散させて
   第２導電型外部ベース層を形成する工程と、 前記開口を通して前記コレクタ領域に不純物を導入して
   第２導電型の内部ベース層と第１導電型エミッタ層を自
   己整合的に形成する工程と、を有することを特徴とする
   バイポーラトランジスタの製造方法。
3. （３）表面部に第１導電型コレクタ層が形成された半導
   体基板に分離用絶縁膜を形成する工程と、前記分離用絶
   縁膜が形成された基板上に第１層多結晶シリコン膜を堆
   積し、これをパターニングして前記分離用絶縁膜で囲ま
   れたコレクタ領域の一端部にコンタクトして前記分離用
   絶縁膜上に延在するコレクタ引出し電極を形成する工程
   と、前記基板およびコレクタ引出し電極表面に第１の層
   間絶縁膜を形成した後、第２導電型の不純物を含む第２
   層多結晶シリコン膜を堆積し、これをパターニングして
   、ベース引出し電極本体を形成する工程と、 表面に第２の層間絶縁膜を形成する工程と、前記第２の
   層間絶縁膜とその下のベース引出し電極本体を貫通して
   内部ベース形成領域の基板面が露出する開口を形成する
   工程と、 前記開口を通して前記ベース引出し電極下の第１の絶縁
   膜を横方向に所定深さエッチング除去する工程と、 全面に第３層多結晶シリコン膜を堆積し、これを全面エ
   ッチングして前記ベース引出し電極本体下にベース電極
   コンタクト部として残すと共に前記開口側壁に残す工程
   と、 前記開口側壁の第３層多結晶シリコン膜と前記開口に露
   出する基板面を酸化して酸化膜を形成すると同時に、前
   記ベース引出し電極本体の不純物を基板に拡散させて第
   ２導電型外部ベース層を形成する工程と、 前記開口を通して前記コレクタ領域に不純物を導入して
   第２導電型の内部ベース層を形成する工程と、 前記開口の側壁に所定の膜を選択的に形成してその幅を
   狭め、その開口を通して前記内部ベース層内に不純物を
   導入して第１導電型エミッタ層を形成する工程と、 前記エミッタ層にコンタクトするエミッタ引出し電極を
   形成する工程と、 を有することを特徴とするバイポーラトランジスタの製
   造方法。