JPH03156958A - マスクパターン生成システム - Google Patents
マスクパターン生成システムInfo
- Publication number
- JPH03156958A JPH03156958A JP1296837A JP29683789A JPH03156958A JP H03156958 A JPH03156958 A JP H03156958A JP 1296837 A JP1296837 A JP 1296837A JP 29683789 A JP29683789 A JP 29683789A JP H03156958 A JPH03156958 A JP H03156958A
- Authority
- JP
- Japan
- Prior art keywords
- mask pattern
- pattern data
- mask
- mask patterns
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 claims abstract description 25
- 230000009467 reduction Effects 0.000 claims abstract description 13
- 238000012545 processing Methods 0.000 abstract description 18
- 238000000034 method Methods 0.000 abstract description 7
- 239000000284 extract Substances 0.000 abstract description 4
- 239000000470 constituent Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は既設計のマスクパターンから設計基準の異な
る小さなLSI等の集積回路のマスクパターンを生成す
るマスクパターン生成システムに関するものである。
る小さなLSI等の集積回路のマスクパターンを生成す
るマスクパターン生成システムに関するものである。
[従来の技術1
近年の半導体製造技術の進歩に伴ってLSIの各部の寸
法の縮小化が図られ、その集積度はますます高くなる傾
向にある。すなわち、次第に段組基準の小さなLSIを
製造することが要求されている。設計基準の小さなLS
Iのマスクパターンデータを作成する方法として、既設
計のマスクパターンデータを人手修正して、−率縮小処
理可能なLSIマスクパターンデータを得る方法がある
。
法の縮小化が図られ、その集積度はますます高くなる傾
向にある。すなわち、次第に段組基準の小さなLSIを
製造することが要求されている。設計基準の小さなLS
Iのマスクパターンデータを作成する方法として、既設
計のマスクパターンデータを人手修正して、−率縮小処
理可能なLSIマスクパターンデータを得る方法がある
。
LSIのマスクパターンデータを生成する従来のマスク
パターン生成システムを第4図に示す。
パターン生成システムを第4図に示す。
中央演算処理装置(以下、CPUとする)1には、LS
Iマスクパターンを表示するためのグラフィックデイス
プレィ装置2、各種命令を入力するだめのキーボード装
置3及びLSIマスクパターンデータを格納するための
磁気ディスク装置4がそれぞれ接続されている。
Iマスクパターンを表示するためのグラフィックデイス
プレィ装置2、各種命令を入力するだめのキーボード装
置3及びLSIマスクパターンデータを格納するための
磁気ディスク装置4がそれぞれ接続されている。
次に動作について第5図のフローチャートを参照して説
明すると、まず磁気ディスク装@4に格納されている既
設計のLSIマスクパターンデータをCPU 1を使っ
てグラフィックデイスプレィ装置に表示する(ステップ
100)。
明すると、まず磁気ディスク装@4に格納されている既
設計のLSIマスクパターンデータをCPU 1を使っ
てグラフィックデイスプレィ装置に表示する(ステップ
100)。
次に、キーボード装置3より修正命令を人力してLSI
マスクパターンを人手修正する。以後、修正命令を繰り
返して入力し、既設計LSIマスクパターンを一率縮小
可能になるように人手修正する(ステップ101)。
マスクパターンを人手修正する。以後、修正命令を繰り
返して入力し、既設計LSIマスクパターンを一率縮小
可能になるように人手修正する(ステップ101)。
次に、修正されたLSIマスクパターンデータの検証作
業を行う(ステップ102)。
業を行う(ステップ102)。
[発明が解決しようとする課題]
従来のマスクパターン生成システムにおいて、既設計の
マスクパターンから設計基準の異なるマスクパターンデ
ータを生成する方法は、上述のように人手により行なわ
れている。このため、長時間を必要とする問題点があっ
た。
マスクパターンから設計基準の異なるマスクパターンデ
ータを生成する方法は、上述のように人手により行なわ
れている。このため、長時間を必要とする問題点があっ
た。
この発明は、上記のような問題点を解消するためになさ
れたもので、既設計のマスクパターンデータから設計基
準の異なるマスクパターンデータを短時間で自動的に生
成することができるマスクパターン生成システムを捉供
することを目的としている。
れたもので、既設計のマスクパターンデータから設計基
準の異なるマスクパターンデータを短時間で自動的に生
成することができるマスクパターン生成システムを捉供
することを目的としている。
[課題を解決するための手段]
本発明によるマスクパターン生成システムは、既設計の
マスクパターンからトランジスタ等の回路構成要素にそ
れぞれ対応したマスクパターンをそれぞれ抽出する手段
と、抽出された各マスクパターンを指定された拡大率で
一率に拡大する手段と、拡大された前記回路構成要素の
マスクパタンのそれぞれを指定されたオーバサイズ量に
個々にオーバサイズする手段と、オーバサイズされた各
マスクパターンを指定された縮小率で一率に縮小する手
段と、縮小されたマスクパターンが設計基準に合致して
いるか否かをチェックする手段と、設計基準に合致して
いない時は前記拡大率、縮小率およびオーバサイズ量を
設計基準に合致する最小のマスクパターンが得られるま
で順次に変更する手段とを備えることを特徴とする。
マスクパターンからトランジスタ等の回路構成要素にそ
れぞれ対応したマスクパターンをそれぞれ抽出する手段
と、抽出された各マスクパターンを指定された拡大率で
一率に拡大する手段と、拡大された前記回路構成要素の
マスクパタンのそれぞれを指定されたオーバサイズ量に
個々にオーバサイズする手段と、オーバサイズされた各
マスクパターンを指定された縮小率で一率に縮小する手
段と、縮小されたマスクパターンが設計基準に合致して
いるか否かをチェックする手段と、設計基準に合致して
いない時は前記拡大率、縮小率およびオーバサイズ量を
設計基準に合致する最小のマスクパターンが得られるま
で順次に変更する手段とを備えることを特徴とする。
[作用]
本発明によれば、既設計のマスクパターンからトランジ
スタ等の回路構成要素を抽出した後、それを−率に拡大
し、さらに各構成要素を個々に指定されたオーバサイズ
量にオーバサイズする。その後、指定された縮小率に縮
小し、その結果が設計基準を満足するか否かを調べ、設
計基準を満足していなければ、拡大率、縮小率およびオ
ーバサイズ量を変更し、最小サイズで、かつ設計基準を
満足するマスクパターンを得るという処理を行っでいる
。従って、既設計のマスクパターンから設計基準の異な
る最小サイズのLSI等のマスクパターンを人手によら
ず自動的に短時間で生成することができる。
スタ等の回路構成要素を抽出した後、それを−率に拡大
し、さらに各構成要素を個々に指定されたオーバサイズ
量にオーバサイズする。その後、指定された縮小率に縮
小し、その結果が設計基準を満足するか否かを調べ、設
計基準を満足していなければ、拡大率、縮小率およびオ
ーバサイズ量を変更し、最小サイズで、かつ設計基準を
満足するマスクパターンを得るという処理を行っでいる
。従って、既設計のマスクパターンから設計基準の異な
る最小サイズのLSI等のマスクパターンを人手によら
ず自動的に短時間で生成することができる。
[実施例]
第1図は本発明の一実施例を示すブロック図である。同
図において、1はCPU、2は既設計のLSIマスクパ
ターン及び新規に生成するLSIマスクパターンを表示
するグラフィックデイスプレィ装置、3は各種の命令を
入力するためのキーボード装置、4は既設計済のLSI
マスクパタンデータ及び新規に生成されたLSIマスク
パターンデータを格納する磁気ディスク装置、5は既設
計のマスクパターンデータからトランジスタ、コンタク
ト、配線部に対応するマスクパターンデータの抽出、マ
スクパターンデータの一率拡大、縮小処理及びマスクパ
ターンデータをオーバ/アンダサイズする処理と設計基
準チェックを行う専用演算処理装置であり、グラフィッ
クデイスプレィ装flf2、キーボード装置3、磁気デ
ィスク装置4はCPU1に、またキーボード装@3及び
へ磁気ディスク装置4は専用演算処理装置5にそれぞれ
接続されている。
図において、1はCPU、2は既設計のLSIマスクパ
ターン及び新規に生成するLSIマスクパターンを表示
するグラフィックデイスプレィ装置、3は各種の命令を
入力するためのキーボード装置、4は既設計済のLSI
マスクパタンデータ及び新規に生成されたLSIマスク
パターンデータを格納する磁気ディスク装置、5は既設
計のマスクパターンデータからトランジスタ、コンタク
ト、配線部に対応するマスクパターンデータの抽出、マ
スクパターンデータの一率拡大、縮小処理及びマスクパ
ターンデータをオーバ/アンダサイズする処理と設計基
準チェックを行う専用演算処理装置であり、グラフィッ
クデイスプレィ装flf2、キーボード装置3、磁気デ
ィスク装置4はCPU1に、またキーボード装@3及び
へ磁気ディスク装置4は専用演算処理装置5にそれぞれ
接続されている。
次に以上の構成に係る動作について第2図のフローチャ
ートに従って述べる。まず、磁気ディスク装ば4に格納
されている既設計LSIマスクパターンデータをCPL
Jlに読出させてグラフイツ − クディスプレイ装置2に表示する(ステップ200)。
ートに従って述べる。まず、磁気ディスク装ば4に格納
されている既設計LSIマスクパターンデータをCPL
Jlに読出させてグラフイツ − クディスプレイ装置2に表示する(ステップ200)。
例えば、第3図(a>に示すように、コンタクトホール
マスクパターン6a、6b、 トランジスタマスクパタ
ーン7、配線マスクパターン8a、sbを表示する。次
に、読出された既設計LSIマスクパターンデータから
専用演算処理装置5を使って]・ランジスタ、コンタク
ト、配線部分のマスクパターンデータを抽出する(ステ
ップ201)。これにより、第3図(b)のようなコン
タクトホールマスクパターン6a、6b、l−ランジス
タマスクパターン7、配線マスクパターン8a、8bの
データが抽出される。
マスクパターン6a、6b、 トランジスタマスクパタ
ーン7、配線マスクパターン8a、sbを表示する。次
に、読出された既設計LSIマスクパターンデータから
専用演算処理装置5を使って]・ランジスタ、コンタク
ト、配線部分のマスクパターンデータを抽出する(ステ
ップ201)。これにより、第3図(b)のようなコン
タクトホールマスクパターン6a、6b、l−ランジス
タマスクパターン7、配線マスクパターン8a、8bの
データが抽出される。
次いで、専用演算処理装@5を使って既設計LSIマス
クパターンデータをキーボード装置3から指示された拡
大率で一率拡大する(ステップ202)。これにより、
第3図(a>のマスクパタンは同図(C)のように拡大
される。次いで、抽出されたトランジスタ、コンタクト
、配線部分のマスクパターンデータを専用演算処理装置
5を使い、キーボード装置3から指示されたオーバサイ
ズ吊で個々にオーバサイズ処理する(ステップ203)
。これにより、第3図(d)のようなマスクパターンデ
ータが得られる。次いで、オーバサイズ処理後のLSI
マスクパターンデータをキーボード装置3から指示され
た縮小率で専用演算処理装@5により一率縮小処理しく
ステップ204)、設計基準ルールチェックを行う(ス
テップ205)。縮小処理を行うと、第3図(e)のよ
うなマスクパターンデータが得られる。もし、設計基準
ルールに違反する部分がある場合、前回キーボード装[
113より指示した拡大率、オーバサイズ童、縮小率を
変更して、同一処理を繰り返す(ステップ206.20
9)。
クパターンデータをキーボード装置3から指示された拡
大率で一率拡大する(ステップ202)。これにより、
第3図(a>のマスクパタンは同図(C)のように拡大
される。次いで、抽出されたトランジスタ、コンタクト
、配線部分のマスクパターンデータを専用演算処理装置
5を使い、キーボード装置3から指示されたオーバサイ
ズ吊で個々にオーバサイズ処理する(ステップ203)
。これにより、第3図(d)のようなマスクパターンデ
ータが得られる。次いで、オーバサイズ処理後のLSI
マスクパターンデータをキーボード装置3から指示され
た縮小率で専用演算処理装@5により一率縮小処理しく
ステップ204)、設計基準ルールチェックを行う(ス
テップ205)。縮小処理を行うと、第3図(e)のよ
うなマスクパターンデータが得られる。もし、設計基準
ルールに違反する部分がある場合、前回キーボード装[
113より指示した拡大率、オーバサイズ童、縮小率を
変更して、同一処理を繰り返す(ステップ206.20
9)。
一方、設計基準ルールに違反する部分がない場合は、同
様に拡大率、オーバサイズ昌、縮小率を順次変更して、
LSIマスクパターンデータの面積が最小になるまで同
一処理を繰り返して行う(ステップ207,208>。
様に拡大率、オーバサイズ昌、縮小率を順次変更して、
LSIマスクパターンデータの面積が最小になるまで同
一処理を繰り返して行う(ステップ207,208>。
この様にして最小サイズで設計基準を満たすマスクパタ
ーンを得ることができる。
ーンを得ることができる。
なお、上記の実施例では、既設計LSIマスクパターン
データからトランジスタ、コンタクト。
データからトランジスタ、コンタクト。
配線部に対応するマスクパターンデータの抽出、LSI
マスクパターンデータの一率拡大、オーバサイズ、−率
縮小処理及び設計基準ルールチェックを専用演算処理装
@5で実行させるものを示しだが、CPU1に実行させ
るようにしてもよい。
マスクパターンデータの一率拡大、オーバサイズ、−率
縮小処理及び設計基準ルールチェックを専用演算処理装
@5で実行させるものを示しだが、CPU1に実行させ
るようにしてもよい。
[発明の効果]
以上のようにこの発明によれば、既設計マスクパターン
データを人手により修正せずに、コンピュータにより自
動的に修正するように構成しただめ、短時間で設計基準
の異なるマスクパターンデータを生成できるという優れ
た効果がある。
データを人手により修正せずに、コンピュータにより自
動的に修正するように構成しただめ、短時間で設計基準
の異なるマスクパターンデータを生成できるという優れ
た効果がある。
第1図はこの発明の一実施例を示すブロック図、第2図
は実施例におけるマスクパターン生成処理の一例を示す
フローチャート、第3図は実施例におけるマスクパター
ンの生成過程を模式的に示す図、第4図は従来のLSI
マスクパターン生成システムを示すブロック図、第5図
は従来のマスクパターン修正処理を示すフローチャート
である。 なお、図中、同一符号は同一または相当部分を示す。 1・・・中央演篩処理装置(CPU)、2・・・グラフ
ィックデイスプレィ装置、3・・・キーボード装置、4
・・・磁気ディスク装置、5・・・専用演算処理装置、
5a、 6b・・・コンタクトホールマスクパターン、
7・・・トランジスタマスクパターン、8a〜8b・・
・配線マスクパターン。
は実施例におけるマスクパターン生成処理の一例を示す
フローチャート、第3図は実施例におけるマスクパター
ンの生成過程を模式的に示す図、第4図は従来のLSI
マスクパターン生成システムを示すブロック図、第5図
は従来のマスクパターン修正処理を示すフローチャート
である。 なお、図中、同一符号は同一または相当部分を示す。 1・・・中央演篩処理装置(CPU)、2・・・グラフ
ィックデイスプレィ装置、3・・・キーボード装置、4
・・・磁気ディスク装置、5・・・専用演算処理装置、
5a、 6b・・・コンタクトホールマスクパターン、
7・・・トランジスタマスクパターン、8a〜8b・・
・配線マスクパターン。
Claims (1)
- LSI等の集積回路のマスクパターン生成システムにお
いて、既設計のマスクパターンからトランジスタ等の回
路構成要素にそれぞれ対応したマスクパターンをそれぞ
れ抽出する手段と、抽出された各マスクパターンを指定
された拡大率で一率に拡大する手段と、拡大された前記
回路構成要素のマスクパターンのそれぞれを指定された
オーバサイズ量に個々にオーバサイズする手段と、オー
バサイズされた各マスクパターンを指定された縮小率で
一率に縮小する手段と、縮小されたマスクパターンが設
計基準に合致しているか否かをチェックする手段と、設
計基準に合致していない時は前記拡大率、縮小率および
オーバサイズ量を設計基準に合致する最小のマスクパタ
ーンが得られるまで順次に変更する手段とを備えるマス
クパターン生成システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1296837A JPH03156958A (ja) | 1989-11-14 | 1989-11-14 | マスクパターン生成システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1296837A JPH03156958A (ja) | 1989-11-14 | 1989-11-14 | マスクパターン生成システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03156958A true JPH03156958A (ja) | 1991-07-04 |
Family
ID=17838800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1296837A Pending JPH03156958A (ja) | 1989-11-14 | 1989-11-14 | マスクパターン生成システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03156958A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5580829A (en) * | 1994-09-30 | 1996-12-03 | Motorola, Inc. | Method for minimizing unwanted metallization in periphery die on a multi-site wafer |
-
1989
- 1989-11-14 JP JP1296837A patent/JPH03156958A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5580829A (en) * | 1994-09-30 | 1996-12-03 | Motorola, Inc. | Method for minimizing unwanted metallization in periphery die on a multi-site wafer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04312186A (ja) | グラフ作成方式 | |
JPH0722604A (ja) | シミュレーション方法 | |
JPH03156958A (ja) | マスクパターン生成システム | |
JPH07271836A (ja) | 配線間隔決定方法 | |
JP2621506B2 (ja) | トリム・データ生成方法 | |
JP2924505B2 (ja) | 印刷配線板の部品配置・配線方法 | |
JP2715931B2 (ja) | 半導体集積回路設計支援方法 | |
JPH11238655A (ja) | 半導体プロセス決定支援装置 | |
JP3011558B2 (ja) | プリント基板レイアウト設計方法 | |
JPH06332972A (ja) | 期待値データ入力装置、及びワークステーション | |
JP2002072438A (ja) | 露光パターン検図装置及び露光パターン検図方法 | |
JP3179894B2 (ja) | 配線経路自動設計装置 | |
JPH0480878A (ja) | 半導体集積回路のレイアウト設計方法 | |
JP3095307B2 (ja) | 電気部品自動配置装置及び電気部品の自動配置方法 | |
JP2003345847A (ja) | 半導体装置の回路設計支援装置およびレイアウト変更方法 | |
JPH0773208A (ja) | 回路図編集システム、及びシミュレーション用回路図入力システム | |
JPH06309414A (ja) | 配線支援方法 | |
JPH05314218A (ja) | プリント基板設計システム | |
JPH0547926A (ja) | レイアウトパターン検証装置 | |
JPH05181934A (ja) | 半導体装置のレイアウトデータ検証方法 | |
JPH0944535A (ja) | レイアウト編集方法 | |
JPH04277868A (ja) | 配線処理方式 | |
JPH02217967A (ja) | プリント配線板設計システムの部品配置方式 | |
JPH03198159A (ja) | 論理検証装置 | |
JPH06162137A (ja) | 画面表示設計装置 |