JPH03154943A - 高速メモリイニシャライズ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、共通バスに接続された主記憶装置におけるメ
モリイニシャライズに関し、特に、バスを長時間占有す
ることがなく、ノ１−ド量の増加が少ないメモリイニシ
ャライズ方式に関する。

Ｃ従来の技術］ 従来、この種のメモリイニシャライズ方式は。

メモリイニシャライズの起動を行なうシステム制御装置
がバスの占有権を獲得した後、獲得したバスを用いて、
主記憶装置に対して、アドレスと値が“０”であるライ
トデータを転送する。主記憶装置は、自席への要求と知
ると、メモリ上の該当アドレスへライトデータを書き込
む。この動作をすべてのメモリ上のアドレスに対して行
なう。

［発明が解決しようとする課題］ 上述した従来のメモリイニシャライズ方式は。

メモリ空間でメモリライト動作を繰り返すことで行って
いた。このとき、同時に複数のアドレスを載せることが
可能な共通バスで構成されるシステムにおいてこの方式
を用いると、主記憶装置−合一台に対して順番にアドレ
スを１づつインクリメントさせながら書き込まなければ
ならない。すなわち、メモリイニシャライズ動作に大き
な時間を費すこととなる。また、この方式では、メモリ
イニシャライズの為にバスを用いるので、メモリイニシ
ャライズに時間を費すことがバスを占有することであり
、他のバスを用いる立上げ動作に対する防げとなり、シ
ステム全体の立上げ速度の低下を招くことになる。

［課題を解決するための手段］ 本発明による高速メモリイニシャライズ方式は。

メモリイニシャライズの起動をかけるシステム制御装置
と、複数台のデータ処理装置と、複数台の主記憶装置と
が共通バスに接続されたシステムに於いて、前記システ
ム制御装置は、メモリイニシャライズを意味するコマン
ドとアドレスを発行・送出する手段を有し、前記コマン
ドを受信・解読する手段を有する前記主記憶装置は、前
記コマンドによりデータレジスタの値を“０”とし、ラ
イト制御部において、前記主記憶装置内で、同時に書き
込むことができる単位毎、一括して書き込む様ライトパ
ルスを発生させる手段を有する。

［実施例］ 次に本発明について図面を参照して説明する。

第１図は本発明の一実施例による高速メモリイニシャラ
イズ方式が適用されるシステムの全体ブロック図である
。

図示のシステムは、コマンド線、アドレス／データ線を
備えた共通バス１に接続された主記憶装置ｉｆ２と、デ
ータ処理装置３と、共通バス１を制御しかつメモリイニ
シャライズの起動をかけるシステム制御装置４から成る
。

第１図に本発明における主記憶装置のブロック図を示す
。第１図には、メモリイニシャライズに用いられるブロ
ックのみを記述した。第１図において、まずコマンドデ
コーダ２３が共通バス１上のコマンドを受ける。通常、
同一タイミングで共通バス１上のアドレスをアドレスレ
ジスタ２１に取り込む。コマンドデコーダ２３はメモリ
イニシャライズと認識すると、データレジスタ２２をリ
セットすると同時に、ライト制御部２４は、無条件に自
席要求とみなし、バンク番号を無視し、すべてのバンク
に対してライトパルスを発生させる。

つまり、複数台の主記憶装置２に、同時に、数バンク同
時に、“０″を書き込む。この動作をバンクアドレス分
だけ、システム制御装置４の指示により繰返すことで、
イニシャライズを終了することができる。

第３図に本発明のメモリイニシャライズ方式を用いた時
のタイミングチャート、第４図に従来技術のメモリイニ
シャライズ方式を用いた時のタイミングチャートを示す
。

例えば、４バイトのアドレス／データ線で構成された共
通バスを用いた場合１従来は、共通バスにライトデータ
を４回送出し、このデータをデータレジスタに書き込む
。そして、初めて、実アドレスの一つの番地に、１６バ
イトデータを書き込むことができる。この動作をすべて
の実アドレス空間に対して行っていた。

これに対して１本発明では、コマンドにより。

メモリイニシャライズと知ると、データレジスタ２２の
１６バイトすべてリセットする。主記憶装置２のすべて
は、メモリイニシャライズコマンドの時、アドレスレジ
スタ２１に取り込まれたアトレスを保持し、この保持さ
れたアドレスに従い。

メモリ１２５．メモリ２２６．・・・　メモリｎ２７に
同時にデータレジスタ２２の値を書き込む。

つまり、複数台の主記憶装置を同時（モジュール番号無
視）に、かつ、複数のメモリを同時（バンク番号無視）
にメモリイニシャライズを行なう。

本発明による高速化は、先に述べた様に、従来技術で用
いられるコマンド線に一つ特別にアサインされたコマン
ドにより、主記憶装置内データレジスタをリセットする
為、データ転送時間分高速になる。さらに、アドレスの
一部を無視した形ですべてのメモリに対してライトパル
スを発生させる手段を設けたライト制御部を用いるだけ
で、主記憶装置の台数プラスバンク数分だけ高速化が計
れる。

［発明の効果コ 以上説明した様に２本発明は、従来の共通バスを用いる
ことができ、主記憶装置内データレジスタにコマンドに
よるリセット条件の追加および。

コマンドによるライトパルスの制御のみの変更で。

るという効果がある。つまり、メモリイニシャライズに
よるバスの占有時間を少なくすることが可能となり、立
上げ時の他のバスを用いる作業への影響が減少し、シス
テム立上げ時間の短縮につながる。本発明による効果は
、アドレス／データ線とデータレジスタの幅の差が大き
い程、主記憶装置の数が多い程、そして、バンクの数が
多い程大きい。

【図面の簡単な説明】

第１図は本発明の一実施例による高速メモリイニシャラ
イズ方式を実現する主記憶装置を示すブロック図、第２
図は本発明の一実施例による高速メモリイニシャライズ
方式の適用されるシステムの全体ブロック図１第３図は
本発明の一実施例による高速メモリイニシャライズ方式
の動作を説明するためのタイミングチャート、第４図は
従来のメモリイニシャライズ方式の動作を説明するため
のタイミングチャートである。 １・・・共通バス、２・・・主記憶装置、３・・・デー
タ処理装置２４・・・システム制御装置、２１・・アド
レスレジスタ、２２・・・データレジスタ　２３・・・
コマンドデコーダ、２４・・・ライト制御部、２５・・
・メモリ１．２６・・・メモリ２，２７・・・メモリｎ
口　　博 へ４４ぐ 口　　ｊ智 へ　羽（

Claims (1)

1. 【特許請求の範囲】 １、メモリイニシャライズの起動をかけるシステム制御
   装置と、複数台のデータ処理装置と、複数台の主記憶装
   置とが共通バスに接続されたシステムでのメモリイニシ
   ャライズ方式であって、前記複数台の主記憶装置の各々
   は、前記共通バス上のコマンドを解読するコマンドレジ
   スタと、前記共通バス上のアドレスを保持するアドレス
   レジスタと、前記共通バス上のデータを保持するデータ
   レジスタと、データを記憶する複数のメモリとを有する
   、メモリイニシャライズ方式に於いて、前記システム制
   御装置は、前記メモリイニシャライズを意味する特定の
   コマンドと特定のアドレスとを前記共通バス上に発行・
   送出する手段を有し、 前記複数台の主記憶装置の各々では、前記コマンドレジ
   スタが前記共通バス上の前記特定のコマンドを解読する
   と、解読結果を出力すると同時に前記データレジスタの
   値を“０”とし、前記アドレスレジスタが前記共通バス
   上の前記特定のアドレスを保持し、 前記複数台の主記憶装置の各々は、前記解読結果に応答
   して、該データレジスタの保持する値“０”を、前記複
   数のメモリの前記アドレスレジスタに保持された特定の
   アドレスに、一括して書き込む手段を有し、 データ転送がなく、かつ、メモリイニシャライズに関す
   るサイクル数が少なく動作することを特徴とする高速メ
   モリイニシャライズ方式。