JPH02205949A - メモリイニシヤライズ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は共通バスにおけるメモリイニシャライズに関し
、特にバスを長時間にわ九り占有することがないメモリ
イニシャライズ方式に関する。

（従来の技術） 従来、この糧のメモリイニシャライズ方式においては、
第３図に示すようにメモリイニシャライズ処理を起動す
るシステム制御装置がバスを獲得した後、獲得したバス
を用い、主記憶装置に対するアドレスおよびデータの値
が０であるライトデータをシステム制御装置から主記憶
装置に転送する。主記憶装置は自席への要求を知ると、
メモリ上の該当アドレスへライトデータを書込む。この
動作をすべてのメモリ上のアドレスに対して行う。

第３図において、メモリに１６ビツ）ｔ−１＠で書込も
うとすると、４ビット幅のバスを使用している場合には
データが４回にわたって送ることになる。

（発明が解決しようとする課題） 上述した従来のメモリイニシャライズ方式においては、
メモリ空間でメモリ書込み動作を繰返していた。このと
き、バス上に同時に複数のアドレスを載せることが不可
能なシステムであると、各主記憶装置に対して順次、ア
ドレスを増分させながら書込み′ｔ−実行しなければな
らないと云う欠点がある。

すなわち、メモリイニシャライズ動作にきわめて長い時
間を資すことになり、上記従来の方式ではメモリイニシ
ャライズの友めにバスを占有することになり、システム
の立上げ速度を低下させると云う欠点がある。

本発明の目的は、メモリイニシャライズ時にコマンドア
ドレスを発行するとともに、コマンドを受取ってデータ
レジスタの内容を０とし、該当アドレスにデータレジス
タの内容を誉込むことにより上記欠点を除去し、高速に
メモＩＪ　’にイニシャライズできるように構成したメ
モリイニシャライズ方式を提供することにある。

（課題を解決するための手段） 本発明によるメモリイニシャライズ方式はシステム制御
装置と、複数台のデータ処理装置と。

主記憶装置とを具備して構成しｔものである。

システム制御装置はメモリイニシャライズを意味するコ
マンドの発行によりアドレスを転送し、メモリイニシャ
ライズの起動をかけるためのものである。

複数台のデータ処理装置は、データ処理を実行するため
のものである。

主記憶装置はシステム制御装置からの上記コマンドおよ
び上記アドレスを受信し、上記コマンドにより内部デー
タレジスタの内容を′０″にして、データの転送なしに
上記アドレスによるメモリ番地に上記データレジスタの
内容を誓込むことのできるものである。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は、本発明によるメモリイニシャライズ方式の一
実施例を示すブロック図である。

第１図において、１はシステム制御装置、２１．２２は
それぞれ主記憶装置、３１．３２はそれぞれデータ処理
装置、４はコマンド信号線およびアドレス／データ信号
線を備えた共通バスである。

システム制御装置１は共通バス４を介してデータ処理装
置３１．３２と、主記憶装置２１゜２２とに接続されて
いて、共通バス４を制御してメモリイニシャライズを起
動する。

第２図は、本発明によるメモリイニシャライズのシーケ
ンス例を示す説明図である。

システム制御装置１はメモリイニシャライズを示すコマ
ンド、およびイニシャライズすべきアドレスを共通バス
４上に送出する。主記憶装置２１．２２は上記コマンド
を受信し、自席データレジスタの内容を０にセットする
。これによって、データを受信しなくてもメモリイニシ
ャライズをすることができる。

本笑施例ではコマンド信号線にひとつの特別なコマンド
を与えることにより、主記憶装置２１．２２の内部のデ
ータレジスタをリセットしているため、１６ビツト幅の
データは１回の操作で転送される。よって、データ転送
時間が短縮されてメモリイニシャライズが高速化される
。

この高速化によるハードウェアの増加は、ひとつのコマ
ンドの増加によるデータレジスタのリセット条件の追加
に対応するものである。

（発明の効果） 以上説明したように本発明は、メモリイニシャライズ時
にコマンドアドレスを発行するとともに、コマンドを受
取ってデータレジスタの内容を０とし、該当アドレスに
データレジスタの内容′ｔ−薔込むことによって、共通
バス全使用し、主記憶装置内のデータレジスタにひとつ
のコマンドによるリセット条件を追加するのみで、高速
にメモリイニシャライズ’ｋＪ行できると云う効果があ
る。

つまり、メモリイニシャライズによる共通バスの占有時
間を短縮でき、さらにシステム立上げ時に他のバスを使
用する必要がないので、システム立上げ時間を短縮でき
ると云う効果がある。

本発明は、アドレス／データ信号線とデータレジスタと
のビット幅の差が大きいほど効果的である。

【図面の簡単な説明】

第１図は１本発明によるメそリイニシャライズ方式の一
実施例を示すブロック図である。 第２因は、第１図に示すデータ処理装置のメモリイニシ
ャライズ動作のシーケンスを示す説明図である。 第３図は、従来技術によるデータ処ヲｆ装置のメモリイ
ニシャライズ動作のシーケンスを示す説明図である。 １・・・システム制御装置 ２１．２２・・・主記憶装置 ３１．３２・・・データ処理装置 ４・・・共通バス 特許出願人　　日本電気株式会社 代理人　弁理士　井　ノ　ロ　　　壽 １ｍ ２２図 才３図

Claims (1)

【特許請求の範囲】
1. メモリイニシャライズを意味するコマンドの発行により
   アドレスを転送し、前記メモリイニシャライズの起動を
   かけるためのシステム制御装置と、データ処理を実行す
   るための複数台のデータ処理装置と、前記システム制御
   装置からの前記コマンドおよび前記アドレスを受信し、
   前記コマンドにより内部データレジスタの内容を“０”
   にして、データの転送なしに前記アドレスによるメモリ
   番地に前記データレジスタの内容を書込むことのできる
   主記憶装置とを具備して構成したことを特徴とするメモ
   リイニシャライズ方式。