JPH0315339B2 - - Google Patents

Info

Publication number
JPH0315339B2
JPH0315339B2 JP4615383A JP4615383A JPH0315339B2 JP H0315339 B2 JPH0315339 B2 JP H0315339B2 JP 4615383 A JP4615383 A JP 4615383A JP 4615383 A JP4615383 A JP 4615383A JP H0315339 B2 JPH0315339 B2 JP H0315339B2
Authority
JP
Japan
Prior art keywords
base
insulating layer
layer
base body
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4615383A
Other languages
English (en)
Other versions
JPS59172253A (ja
Inventor
Kunihito Sakai
Akinobu Tamaoki
Takashi Takahama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58046153A priority Critical patent/JPS59172253A/ja
Priority to EP84300521A priority patent/EP0122687B1/en
Priority to DE8484300521T priority patent/DE3475031D1/de
Priority to US06/576,882 priority patent/US4717948A/en
Publication of JPS59172253A publication Critical patent/JPS59172253A/ja
Publication of JPH0315339B2 publication Critical patent/JPH0315339B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01054—Xenon [Xe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01092—Uranium [U]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

【発明の詳細な説明】
この発明は、集積回路（以下ICと示す）、トラ
ンジスター，ダイオード，コンデンサー，抵抗，
混成IC，マイクロコイル等の電子部品を外的環
境から保護する外層形成が施された半導体装置に
係り、金属層及び絶縁層を有し、電子部品が載置
される第１の基体と、金属層及び絶縁層を有し、
少なくとも電子部品周囲が中空となる如く第１の
基体に固着される第２の基体からなるものとし、
耐湿性、α線遮断、低応力及び生産性が向上した
新規な半導体装置に関するものである。 この種外層が施された半導体装置において、従
来IC等の電気部品を外的環境から保護するため
に金属やセラミツクを用いた気密封止が主流であ
つたが、生産量の増大とともに、有機物による樹
脂封止が行なわれるにいたつている。そして、こ
の樹脂封止方法としては、加熱した金型とプレス
装置を用い、成形材料をあらかじめ加熱軟化した
ものを、前記プレスを用いて、金型内に圧入す
る、トランスフア成形法が用いられており、成形
材料としては、エポキシ樹脂あるいはシリコン樹
脂に、硬化剤、充てん剤、難燃剤、カツプリング
剤、および着色剤を混合したものが用いられてい
るものである。なかでもエポキシ樹脂組成物は、
種々の特性が優れていることから、多くのものに
用いられているものである。 このようにエポキシ樹脂組成物を用いトランス
フア成形によつて成形された半導体装置にあつて
は、電子部品であるIC内部は完全に樹脂で封止
されるため、ICのチツプ及びボンデイングワイ
ヤー等は直接樹脂と密着しているので金属やセラ
ミツクを用いて気密封止したものに比し耐湿性、
熱伝導、衝撃等に対して優れているものである。 しかるに近年ICの集積度が向上するにつれて、
上記特性及び上記特性以外に対してもさらに信頼
性の高いものが望まれている。 つまり、第１に耐湿性向上、第２に封止材料
（樹脂）の硬化応力による電子部品の破壊防止、
第３に封止材料から出てくるＸ線によるソフトエ
ラー対策、第４にトランスフア成形による樹脂封
止に際しての、高粘度の樹脂による電子部品の金
線だおれの防止をなお一層図つて、信頼性の向上
した半導体装置が得られることが望まれているも
のである。 しかし、これら第１〜第４に対して従来のエポ
キシ樹脂組成物を用いトランスフア成形によつて
成形された半導体装置にあつては、樹脂の純度や
充填剤の純度向上、触媒の種類と混合量、表面処
理剤の種類と混合量、及び樹脂封止方法を検討す
ることによりある程度の向上を図れるが限度があ
るものであつた。 例えば、第１の耐湿性に関しては、次のような
問題があるものである。すなわち、耐湿性に対す
る不良発生が、樹脂層及び樹脂とリード接着界面
の２系統を透湿してくる水分によるものが主であ
る。つまりこの水分が封止樹脂中の不純物を溶解
し、水分自体がアルカリ性あるいは酸性に変化
し、やがてこの水分が電子部品表面に形成された
アルミニユウム電極に達し、アルミニユウム電極
が腐食することによるものである。従つて耐湿性
を向上するには、樹脂や充填剤の純度の向上、触
媒の種類と混合量、カツプリング剤の種類と処理
方法を改良することにより若干向上が図れるが、
本質的に水を透湿する樹脂を用いる限り電子部品
に達する水分を皆無にできず、このような手法に
よる特性向上には限度があるものである。 また、第２の封止材料の硬化応力による電子部
品の割れあるいは歪による不良は電子部品、つま
りICにおいてはウエハを構成する材料と樹脂
（封止材料）との線膨張係数差をできるだけ少な
くすることにより少なくできる。しかし、一般に
行なえる方法としては、樹脂中にシリカなどの充
填剤を混合する方法があるが、充填剤を多量に混
合しても電子部品との膨張差をなくすことは基本
的に困難であり、しかも応力低減のために混合し
た充填剤にはトリウム、ウラニウムが含有されて
おり、この含有されたトリウム、ウラニウムから
放出される放射線、特にα線により電子部品がソ
フトエラーをきたすという問題を生じることにな
るものであつた。 この発明は上記した点に鑑みてなされたもので
あり、金属層と絶縁層を具備した第１の基体と、
金属層と絶縁層を具備し、この第１の基体に、電
子部品の周囲が中空となるように固着された第２
の基体とを備えたものとして、従来のもののよう
にプレス装置や金型を用いることなく簡単に、し
かも耐湿性に優れ、硬化応力及びα線の影響を受
けない半導体装置を提供するものである。 以下にこの発明の実施例を第１図及び第２図に
基づいて説明すると、図において、１０は第１の
基体で、主として全体の機械的強度を保つための
ガラス繊維などにエポキシ樹脂などの合成樹脂を
含浸させた補強層１ａと、この補強層１ａ表面上
に形成され、主として防湿とα線などの放射線防
止のためのアルミニウム等の金属箔あるいは金属
蒸着フイルム等の金属層２ａと、この金属層２ａ
の表面上に形成され、絶縁および防湿のためのエ
ポキシ樹脂あるいはエポキシ樹脂とポリエステル
繊維などとの複合材料等からなる絶縁層３ａとか
ら構成されているものである。４はこの第１の基
体の絶縁層３ａ表面上にダイパツト５を介して装
着された電子部品で、例えばIC等の半導体チツ
プである。２０は電子部品４の周囲を中空部２０
ｂとする如く、電子部品４との対応位置に凸部２
０ａを有し、周囲にて上記第１の基体１０と固着
される第２の基体で、主として全体の機械的強度
を保つためのガラス繊維などにエポキシ樹脂など
の合成樹脂を含浸させた補強層１ｂと、この補強
層１ｂ表面上に形成され、主として防湿とα線な
どの放射線防止のためのアルミニウム等の金属箔
あるいは金属蒸着フイルム等の金属層２ｂと、こ
の金属層２ａ表面上に形成され、絶縁及び防湿の
ためのエポキシ樹脂あるいはエポキシ樹脂とポリ
エステル繊維などとの複合材料等からなる絶縁層
３ｂとから構成されているものである。６は一端
が中空部２０ｂに露出するとともに、他端が第１
及び第２の基体１０，２０外部へ突出したリード
で、第１の基体１０と第２の基体２０との周囲を
固着する際に第１の基体１０の絶縁層３ａ材料と
第２の基体２０の絶縁層３ｂ材料との融着により
気密的に固着されるものである。７は上記電子部
品４に形成された電極とこの電極に対応するリー
ド６とを電気的に接続する数10μmの金線あるい
はアルミニウム線からなるボンデイングワイヤで
ある。 このように構成された半導体装置においては、
電子部品４が第１の基体１０と第２の基体２０と
で気密封止された中空部２０ｂに位置するため、
第１及び第２の基体１０，２０が直接電気部品４
に接触せず第１の基体１０の絶縁層３ａ及び第２
の基体２０の絶縁層３ｂに含まれる不純物による
電気部品への悪影響例えば電気部品４におけるア
ルミニウムの腐食がなく、しかも製造時において
ボンデイングワイヤ７の変形や断線が防止される
とともに電気部品への機械的応力が与えられない
ため、電気部品４の破損をも防止できるという効
果を有するものである。さらには第１の基体１０
及び第２の基体２０はそれぞれ金属層２ａ，２ｂ
を有するため、α線によるソフトエラーに対して
も強い半導体装置が得られるという効果を有する
ものである。 なお、上記実施例における第１の基体１０の補
強層１ａ及び第２の基体２０の補強層１ｂそれぞ
れの材料は、特に限定されるものではないが、ガ
ラス，セラミツク，アスベスト，雲母，金属，紙
などの繊維あるいはシートに熱硬化性樹脂例えば
エポキシ樹脂，シリコン樹脂，フエノール樹脂，
ジアリルフタレート樹脂，メラミン樹脂，不飽和
ポリエステル樹脂，ポリウレタン樹脂などを単独
あるいは混合した材料，さらには、熱可塑性樹脂
例えば、ポリエチレン，ポリプロピレン，ポリビ
ニルアセタール，４−フツ化エチレン，ポリフエ
ニレンサルフアイド，ポリ塩化ビニル，ポリスチ
レン，アクリル，ポリビニルアルコール，ポリエ
ーテルエーテルケトン，ポリイミド，ポリアミド
イミド，ポリアミド，ポリスルホン，ポリカーボ
ネート，飽和ポリエステル等のフイルムを単独あ
るいは上記繊維や熱硬化性樹脂と組合せたものを
単層あるいは複数の積層構造で用いれば良いもの
である。補強層の厚さは特に限定されるものでは
ないが、中でも0.1ミクロンから5000ミクロンが
好ましい。 また、第１の基体１０の金属層２ａ及び第２の
基体２０の金属層２ｂそれぞれの材料は、特に限
定されるものではないが、例えばアルミニユウ
ム，銅，金，鉄，ステンレス，スズ，鉛，チタ
ン，コバール，ニツケル，タングステン，アンチ
モン，ハステロイ，インコネル，亜鉛，マグネシ
ユウム，およびこれらの合金が使用でき、その使
用においては、これらの金属箔を単層で用いる場
合と同一あるいは異種金属箔を複数用いた積層構
造で用いても良いものであり、その厚さは特に限
定されるものではないが、１ミクロンから3000ミ
クロンが好ましいものである。 また、第１の基体１０の絶縁層３ａ及び第２の
基体２０の絶縁層３ｂそれぞれの材料は、特に限
定されるものではないが、放射線量の少ない有機
物が好ましく、例えば、ポリエステル，ポリアミ
ド，ポリエチレン，ポリプロピレン，４−フツ化
エチレン，ポリイミド，ポリアセタール，ポリ塩
化ビニール，ポリカーボネート，ポリサルフイ
ン，ポリエーテルエーテルケトン，ポリフエニレ
ンサルフアイド，および紙などのセルロース系の
材料からなる繊維およびフイルムを単独あるい
は、熱硬化性樹脂例えばエポキシ樹脂，シリコン
樹脂，不飽和ポリエステル樹脂，フエノール樹
脂，メラミン樹脂、ジアリルフタレート樹脂、尿
素樹脂，およびポリウレタン樹脂などを前記繊維
およびフイルムと共に用いれば良いものであり、
その厚さは、とくに限定されるものでないが、
0.1ミクロン〜3000ミクロンが望ましいものであ
る。 さらに、上記実施例では、第１の基体１０及び
第２の基体２０をそれぞれ補強層，金属層および
絶縁層の３層にて構成したものを示したが、電気
部品４の種類や要求特性によつては必らずしも３
層構造とする必要もなく、例えば金属層と絶縁層
の２層だけあるいは４層構造及び５層構造等にし
ても良く、要は金属層と絶縁層を少なくとも有し
ていれば同様の効果を奏するものである。また、
３層構造における使用順序は、特に限定されるも
のではなく、例えば最外層に金属層を、中間層に
補強層、最内層に絶縁層を用いた３層構造でも良
いものである。 さらにまた、中空部分２０ｂにガス例えば、ヘ
リユウム，ネオン，アルゴン，キセノンおよびク
リプトンなどの不活性気体、さらにはチツ素ガス
などを封入しても良く、水を吸着する例えばシリ
カゲル，塩化コバルト，五酸化リン，ポリビニー
ルアルコール，セルロース系材料などをコーテイ
ングや充填しても良く、このようにすればさらに
優れた特性を有することになるものである。 次に、第１図及び第２図に示した半導体装置の
製造方法について述べる。 この製造に際しては、圧縮成形，インフレーシ
ヨン成形，吹き込み成形，真空成形等でも充分に
行なえるが、より最適な方法について第３図を用
いて説明する。 第３図において、１００は補強層１ａ、金属層
２ａ及び絶縁層３ａの３層構造からなる第１の基
体１０を構成するための第１基体用シート、２０
０は補強層１ｂ、金属層２ｂ、及び絶縁層３ｂの
３層構造からなる第２の基体２０を構成するため
の第２基体用シート、３００はリード６及びダイ
パツト５を構成するためのリードフレームシー
ト、４００は第２の基体２０の突状部２０ａを形
成する突状部形成装置で、球面状の凹部を有する
上型４０１と、この上型４０１と対向して配置さ
れ、上型４０１の球面状の凹部に勘合する球面状
の凸部を有する下型４０２と、上記上型４０１に
装着され、この上型４０１を加熱するためのヒー
ターとから構成されており、上型４０１と下型４
０２との間に第２基体用シート２００が送り込ま
れて突状部２０ａを形成するものである。５００
は第１基体用シート１００、第２基体用シート２
００、及びリードフレームシート３００を固着す
るための固着装置で、第２基体用シート２００に
形成された突状部２０ａに対応した球面凹部を有
する成型上型５０１と、この成型上型５０１と対
向して配置された成型下型５０２と、成型上型５
０１及び成型下型５０２にそれぞれ装着されたヒ
ータ５０３，５０４とから構成されており、成型
上型５０１と成型下型５０２との間に、第１基体
用シート１００、突状部２０ａを有した第２基体
用シート２００、及び電子部品４が装着されたリ
ードフレームシート３００が挿入され、成型上型
５０１と成型成型下型５０２とにより第１基体用
シート１００の絶縁層及び第２基体用シート２０
０の絶縁層が加熱硬化し固着するものである。 そして、その製造は、まず、第２基体用シート
２００を突状部形成装置４００に挿入し、ヒータ
４０３により加熱された上型４０１と下型で圧縮
し、電子部品４が配設される中空部２０ｂが形成
される如く突状部２０ａを形成する。一方、ロー
ル状に巻かれたリードフレームシート３００を伸
ばし、ダイボンダー，ワイヤボンデイング等の作
業を行ない、電気部品４をこのリードフレームシ
ート３００のダイパツトに装着する。そして第２
基体用シート２００の突状部２０ａが電子部品４
及びボンデイングワイヤ７の真上にくるように位
置し、リードフレームシート３００と第２基体用
シート２００を圧着しても第２基体用シート２０
０が電子部品４及びボンデイングワイヤ７に接触
変形しないように位置決めする。 このように位置決めされた第２基体用シート２
００とリードフレームシート３００、及びリード
フレームシート３００の下側に第１基体用シート
１００を配設し、これらのものを固着装置５００
に挿入する。この時成型上型５０１及び成型下型
５０２は第１基体用シート１００の絶縁層及び第
２基体用シート２００の絶縁層それぞれに含まれ
るエポキシ樹脂を硬化させるために、ヒーター５
０３，５０４により100〜250℃に加熱されてい
る。 そして、固着装置５００に挿入された第１基体
用シート１００、第２基体用シート２００、及び
リードフレームシート３００は、成型上型５０１
及び成型下型５０２により加熱圧着され、リード
フレームシート３００の上下に第１基体用シート
１００及び第２基体用シート２００が接着され電
子部品４が第２基体用シート２００の突状部２０
ａに配設されることになるものである。この接着
に際しては、リードフレームシート３００の厚さ
が0.25mmと薄く、かつ圧着力及び加熱時の第１基
体用シート１００の絶縁層及び第２基体用シート
２００の絶縁層にそれぞれ含まれるエポキシ樹脂
の軟化で、第１基体用シート１００の絶縁層及び
第２基体用シート２００の絶縁層は互いに融着さ
れ、リードフレームシート３００は隙間なく完全
に封止、つまり電気部品４は気密封止されること
になるものである。最後に第１基体用シート１０
０、第２基体用シート２００、及びリードフレー
ムシート３００を切断し、半導体装置を完成させ
るものである。 次にこの発明の具体的実施例を従来例と対比し
て説明する。 従来例 第４図に封止樹脂８により封止された従来の半
導体装置の断面図を示し、封止樹脂８として
EME500（住友ベークライト社製）を用い、電気
部品４としてバイポーラ形IC・C51521，C53206，
及びMOSIC・C5G1400（いずれも三菱電機株式会
社製）を用いて製造した。 このように製造された半導体装置をそれぞれの
試験で100個を用い、耐湿性、ヒートシヨツク，
ヒートサイクル，及び耐湿逆バイアス試験を行な
つた後、フアンクシヨンテストにより良否を決定
し、不良率を調査したところ、第１表の結果を得
た。 なお、耐湿性試験（以下試験１と称す。）は120
℃，２気圧，湿度100％の雰囲気で5000時間行な
い、ヒートサイクル試験（以下試験２と称す。）
は−55℃で30分から125℃で30分を200サイクルで
行ない、ヒートシヨツク試験（以下試験３と称
す。）は−190℃で５分から260℃で５分を50サイ
クル行ない、耐湿逆バイアス試験（以下試験４と
称す。）は120℃，２気圧，湿度100％の雰囲気で、
直流電圧10Vを印加した条件で100時間行なつた
ものである。
【表】 実施例 １〜３ 第１の基体１０の補強層１ａ及び第２の基体２
０の補強層１ｂそれぞれをガラス繊維RH600−
AA（旭フアイバーグラス社製）にエポキシ樹脂
ESCN220HH（住友化学社製）を含浸したものと
し、第１の基体１０の金属層２ａ及び第２の基体
２０の金属層２ｂの金属層２ｂそれぞれを厚さ25
ミクロンのアルミニユウム箔（日本精薄社製）と
し、第１の基体１０の絶縁層３ａ及び第２の基体
２０の絶縁層３ｂをポリエステル繊維にエポキシ
樹脂ESCN220HHを含浸させたものとして、第
１の基体１０及び第２の基体２０を製造し、電気
部品４としてバイポーラ形IC・C51521，C53206，
及びMOSIC・C5G1400を用い、第３図に示した
方法で半導体装置を製造した。 このように構成された半導体装置を従来例と同
様に試験１〜４を行ない不良率を調査したとこ
ろ、第２表のような結果を得た。
【表】 この第２表から明らかな如く、この発明の実施
例１〜３はいずれの試験においても、従来例１〜
３に比し優れた特性を有していることが判る。こ
のように優れた特性が得られた理由として、耐湿
性及び耐湿逆バイヤスについては金属層２ａ，２
ｂとなるアルミニユウム箔により優れた防湿特性
が得られ、ヒートサイクル及びヒートシヨツクに
ついては、電気部品４に加わる応力が第２の基体
２０の突状部２０ａにより形成された中空部２０
ｂにより優れた効果が得られるものである。ま
た、第２基体の突状部２０ａが電気部品４表面に
接触しなければ、電気部品４表面に形成されるア
ルミニユウム電極は腐食しにくいものである。 実施例 ４〜10 第１の基体１０の補強層１ａ及び絶縁層３ａ並
びに第２の基体２０の補強層１ｂ及び絶縁層３ｂ
それぞれを、ガラス，ポリエステルおよびポリア
ミドの繊維，フイルム，マツト形態のうちの選ば
れた１つと、エポキシ樹脂としてノボラツク型エ
ポキシ樹脂ESCN220HH（住友化学社製）、
EOCN−102（日本化薬社製）、DEN438（ダウケミ
カル社製）エピコート1001（シエル化学社製）、ト
リグリシジルエーテルイソシアヌルレートTG1C
チバ社製）のうちの選ばれた１つと、これらのエ
ポキシ樹脂の硬化剤として、フエノールノボラツ
クPSK4300（群栄化学社製品）、トリメツト酸無
水物ジアミノジフエニルメタンのうちの選ばれた
１つとを用い、エポキシ樹脂と硬化剤を混合して
上記繊維、フイルム、あるいはチヨツプに含浸あ
るいは塗布したものとし、第１の基体１０の金属
層２ａ及び第２の基体２０の金属層２ｂそれぞれ
を、アルミニユウム，銅，ステンレス，鉛，金，
および鉄のうちから選ばれた厚さ25ミクロンの金
属箔として、第３表に示す組み合せにより第１の
基体１０及び第２の基体２０を製造し、電気部品
４をMOS IC・C5G1400を用い、第３図に示した
方法で半導体装置を製造した。 このように構成された半導体装置を従来例と同
様に試験１〜４を行ない、不良率を調査したとこ
ろ第４表の結果が得られた。
【表】
【表】
【表】
【表】 この第４表から明らかな如く、実施例４〜10の
ものも実施例３のものと同様にいずれの試験にお
いても、従来例３のものに比し優れた特性を有し
ているものである。しかも、第１基体１０及び第
２基体２０のそれぞれの補強層１ａ，１ｂ，金属
層２ａ，２ｂ，及び絶縁層３ａ，３ｂの材料の違
いにより特性上大きな影響を受けないことが判る
とともに絶縁層３ａ，３ｂと補強層１ａ，１ｂと
の組み合せを第３表に示す組合せ以外に組み合わ
せても同様の効果が得られることも明らかであ
る。 なお、上記実施例３〜10のものは、第１基体１
０及び第２基体２０の絶縁層３ａ，３ｂの構成材
料を有機質の組み合せのものとしたので、α線に
よる影響が少ないものであるが、α線の影響を受
けない比較的集積度の低いIC電気部品にはガラ
ス繊維等の無機物を使用しても差し使えないもの
である。 実施例 11〜15 第１の基体１０及び第２の基体２０の補強層１
ａ，１ｂ及び絶縁層３ａ，３ｂそれぞれを熱可塑
性樹脂であるポリフエニレンサルフアイド，ポリ
エーテルエーテルケトン，４−フツ化エチレン，
ポリプロピレン，ポリアクリロニトルのうちの選
ばれた１つの厚さ１mmのフイルムをとし、第１の
基体１０及び第２の基体２０を第５表に示す組み
合せにより製造した後、他の条件は上記実施例３
〜10と同様にして半導体装置を製造し、同様に試
験１〜４を行ない不良率を調査したところ第６表
の結果が得られた。
【表】
【表】
【表】 この第６表から明らかな如く、実施例11〜15の
ものも実施例３〜10のものと同様にいずれの試験
においても、従来例３のものに比し優れた特性を
有しているものである。 実施例 16〜19 実施例３に示したものの、第１の基体１０及び
第２の基体２０の金属層３ａ，３ｂそれぞれを厚
さが７ミクロン（実施例16），15ミクロン（実施
例17），100ミクロン（実施例18），及び500ミクロ
ン（実施例19）のアルミニウム箔に変えた半導体
装置を製造し、試験１及び４を行ない、耐湿性に
対する不良率を調査したところ第７表の結果が得
られた。
【表】 この第７表から明らかな如く、第１の基体１０
及び第２の基体２０の金属層２ａ，２ｂの厚さを
変えても、耐湿性に関して実施例３のものと同様
にいずれの試験においても、従来例３のものに比
し優れた特性を有しているものである。 実施例 20〜25 上記実施例３〜19のものが、第１の基体１０及
び第２の基体２０をそれぞれ補強層１ａ，１ｂ，
金属層２ａ，２ｂ，及び絶縁層３ａ，３ｂからな
る３層構造のものであるのに対し、この実施例20
〜25のものは第５図に示すように補強層１ａ，１
ｂをなくし、金属層２ａ，２ｂに補強層３ａ，３
ｂの役割を果たさせ、金属層２ａ，２ｂ及び絶縁
層３ａ，３ｂの２層構造としたものである。 そして、第１の基体１０及び第２の基体２０の
金属層２ａ，２ｂそれぞれをアルミニウム，鉄，
ステンレス，銅，ニツケル，あるいはチタンのう
ちから選ばれた１つの厚さ１mmの金属板とし、第
１の基体１０及び第２の基体２０の絶縁層３ａ，
３ｂそれぞれを不織布，ESCN220H，及び
PSK4300の組み合せたものとし、第１の基体１
０及び第２の基体２０を第８表に示す組み合せに
より製造し、上記実施例３のものと同様にして半
導体装置を製造し、同様に試験１〜４を行ない不
良率を調査したところ、第９表の結果が得られ
た。 なお、第１の基体及び第２の基体２０以外の諸
条件は実施例３のものと同じである。
【表】
【表】 この第９表から明らかな如く、実施例20〜25の
ものも実施例３のものと同様にいずれの試験にお
いても、従来例３のものに比し優れた特性を有し
ているものである。しかも、第１基体１０及び第
２の基体２０の金属層２ａ，２ｂの金属の種類に
関係なくほぼ同様な良好な結果が得られているも
のである。 実施例 26〜33 第６図に示すように第２の基体２０の厚さを第
１図及び第２図のものより厚く、例えば1.6mm程
度の厚さにし、第２基体２０の絶縁層２ｂ側に中
空部２０ｂが形成され、補強層３ｂ側は平面とし
た構造としたものである。 そして、第１の基体１０及び第２の基体２０の
補強層１ａ，１ｂ，金属層２ａ，２ｂ及び絶縁層
３ａ，３ｂを第10表に示す組み合わせにより製造
し、上記実施例３のものとほぼ同様にして半導体
装置を製造し、同様の試験１〜４を行ない不良率
を調査したところ第11表の結果が得られた。 なお、第１の基体１０及び第２の基体２０以外
の諸条件は実施例３のものと同じである。 また、第２の基体２０における中空部２０ｂの
形成は例えば第３図に示す方法と同様に突状部形
成装置５００を用いてまず第２の基体２０に突状
部を形成し、第２の基体２０の補強層３ｂの突出
部分を平滑にして、補強層３ｂ全表面を平面とす
れば良いものである。
【表】
【表】
【表】 この第11表から明らかな如く、実施例26〜33の
ものも実施例３のものと同様にいずれの試験にお
いても従来例３のものに比し優れた特性を有して
いるものである。 実施例 34〜41 第７図に示すように、第１の基体１０及び第２
の基体２０の厚さを第１図及び第２図のものより
厚く、例えば1.6mm厚さにし、第１の基体１０の
絶縁層１ｂ側及び第２の基体２０の絶縁層２ｂ側
にそれぞれ中空部２０ａ，２０ｂがそれぞれ形成
され、補強層３ａ，３ｂ側共に平面とし、中空部
２０ａ，２０ｂで形成される中空部に電気部品４
を配設した構造としたものである。 そして、第１の基体１０及び第２の基体２０の
補強層１ａ，１ｂ，金属層２ａ，２ｂ及び絶縁層
３ａ，３ｂを第12表に示す組み合せにより製造
し、上記実施例３のものとほぼ同様にして半導体
装置を製造し、同様に試験１〜４を行ない不良率
を調査したところ第13表の結果が得られた。 なお、第１の基体１０及び第２の基体２０以外
の諸条件は実施例３のものと同じである。
【表】
【表】
【表】 この第13表から明らかな如く、実施例34〜41の
ものも実施例３のものと同様にいずれの試験にお
いても従来例３のものに比し優れた特性を有して
いるものである。 実施例 42 電気部品４として素子表面に有機材料を全くコ
ーテイングしていない64KダイナミツクRAMを
用いた他は実施例１〜３のものと全く同じ条件に
して半導体装置を製造した。 この半導体装置を100個作り1000時間後に発生
したソフトエラー率、つまりソフトエラーが発生
した割合を調べたところ、ソフトエラーを引き起
こしているものは皆無であつた。 これに対してこの実施例42に用いた電気部品４
と全く同じものを用い、従来例１〜３のものと他
の条件を全く同じにして半導体装置（従来例４）
を製造し、上記と同様にソフトエラー率を調べた
ところ18％であつた。 従つて、この発明のものはソフトエラーに対し
ても良好な半導体装置が得られることも判明し
た。このような良好な結果が得られた理由は第１
の基体１０及び第２の基体２０にα線を透過しな
い金属層２ａ，２ｂを有することに起因している
ものであり、また、第１の基体１０及び第２の基
体２０における絶縁層３ａ，３ｂ及び補強層１
ａ，１ｂにもウラニユムやトリウムを含有する無
機物を用いていないことにも起因しているもので
ある。 また、実施例42のものも試験１〜４に対して上
記実施例１〜３のものとほぼ同様な良好な結果が
得られた。 なお、上記実施例１〜42は電気部品４として
ICを用いたものについて述べたが、ダイオード
やトランジスタ等でも同様の結果が得られること
はもちろんであり、また、第１の基体１０と第２
の基体２０の接着は接着剤を用いて行なつても良
いものである。 この発明は以上述べたように金属層と絶縁層と
を有した第１の基体と、金属層と絶縁層とを有
し、周囲にて第１の基体と接着されるとともに、
気密封止される中空部が形成された第２の基体
と、この中空部に配設される電気部品とを備えた
ものとしたので、耐湿性，耐ヒートサイクル性、
耐ヒートシヨツク性，及びα線によるソフトエラ
ーに対して優れた効果を有するものである。
【図面の簡単な説明】
第１図及び第２図はこの発明の一実施例を示
し、第１図は斜視図、第２図は第１図の−断
面図、第３図は第１図及び第２図に示した半導体
装置を製造するための構成図、第４図は従来の半
導体装置を示す第２図相当図、第５図はこの発明
の他の実施例を示す第２図相当図、第６図はこの
発明のさらに他の実施例を示す第２図相当図、第
７図はこの発明のさらに他の実施例を示す第２図
相当図である。 図において、１０は第１の基体、２０は第２の
基体、２ａ，２ｂは金属層、３ａ，３ｂは絶縁
層、４は電気部品、６はリード、２０ｂは中空部
である。 なお、各図中同一符号は同一又は相当部分を示
す。

Claims (1)

  1. 【特許請求の範囲】 １ 第１金属層とこの第１金属層の一表面に設け
    られた第１絶縁層とを有した第１の基体、第２金
    属層とこの第２金属層の一表面に設けられた第２
    絶縁層とを有し、この第２絶縁層の一表面周囲に
    おいて上記第１の基体の第１絶縁層の一表面周囲
    に接着され、かつ上記第１の基体との間と気密封
    止される中空部が形成された第２の基体、上記第
    １の基体と第２の基体とにより形成された中空部
    に配設された電気部品、上記第１の基体の第１絶
    縁層と第２の基体の第２絶縁層との間に介在さ
    れ、一端が上記中空部に延在されて、上記電気部
    品に形成された所定の電極と電気的に接続される
    とともに、他端が外部に延出されたリードを備え
    た半導体装置。 ２ 金属層を、その厚さが0.1ミクロンから3000
    ミクロンのものとしたことを特徴とする特許請求
    の範囲第１項記載の半導体装置。 ３ 絶縁層を、高分子材料としたことを特徴とす
    る特許請求の範囲第１項又は第２項記載の半導体
    装置。 ４ 絶縁層を、熱硬化性樹脂とガラスあるいは高
    分子維繊の複合材料とで構成したことを特徴と特
    許請求の範囲第１項又は第２項記載の半導体装
    置。 ５ 絶縁層を、熱可塑性樹脂としたことを特徴と
    する特許請求の範囲第１項又は第２項記載の半導
    体装置。 ６ 中空部に不活性気体が充満されていることを
    特徴とする特許請求の範囲第１項ないし第５項の
    いずれかに記載の半導体装置。
JP58046153A 1983-03-18 1983-03-18 半導体装置 Granted JPS59172253A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58046153A JPS59172253A (ja) 1983-03-18 1983-03-18 半導体装置
EP84300521A EP0122687B1 (en) 1983-03-18 1984-01-27 A semiconductor device comprising packing means for protecting parts of the device
DE8484300521T DE3475031D1 (en) 1983-03-18 1984-01-27 A semiconductor device comprising packing means for protecting parts of the device
US06/576,882 US4717948A (en) 1983-03-18 1984-02-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58046153A JPS59172253A (ja) 1983-03-18 1983-03-18 半導体装置

Publications (2)

Publication Number Publication Date
JPS59172253A JPS59172253A (ja) 1984-09-28
JPH0315339B2 true JPH0315339B2 (ja) 1991-02-28

Family

ID=12739035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58046153A Granted JPS59172253A (ja) 1983-03-18 1983-03-18 半導体装置

Country Status (4)

Country Link
US (1) US4717948A (ja)
EP (1) EP0122687B1 (ja)
JP (1) JPS59172253A (ja)
DE (1) DE3475031D1 (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872825A (en) * 1984-05-23 1989-10-10 Ross Milton I Method and apparatus for making encapsulated electronic circuit devices
US4680617A (en) * 1984-05-23 1987-07-14 Ross Milton I Encapsulated electronic circuit device, and method and apparatus for making same
EP0183598A3 (en) * 1984-11-13 1987-01-28 Augat Inc. A shielded integrated circuit package
DE3442131A1 (de) * 1984-11-17 1986-05-22 Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
DE3514020A1 (de) * 1985-04-18 1986-10-23 Telefunken electronic GmbH, 7100 Heilbronn Elektrisches bauelement
JPH0793392B2 (ja) * 1986-10-25 1995-10-09 新光電気工業株式会社 超高周波素子用パツケ−ジ
US5191224A (en) * 1987-04-22 1993-03-02 Hitachi, Ltd. Wafer scale of full wafer memory system, packaging method thereof, and wafer processing method employed therein
DE3725269A1 (de) * 1987-07-30 1989-02-09 Messerschmitt Boelkow Blohm Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
JPS6457739A (en) * 1987-08-28 1989-03-06 Toshiba Corp Resin seal type element
JPH0783070B2 (ja) * 1988-02-22 1995-09-06 株式会社東芝 半導体装置
DE3838085A1 (de) * 1988-11-10 1990-05-17 Rheinmetall Gmbh Beschleunigungsfeste verpackung fuer integrierte schaltungen und verfahren zu ihrer herstellung
US5219795A (en) * 1989-02-07 1993-06-15 Fujitsu Limited Dual in-line packaging and method of producing the same
US5130780A (en) * 1989-02-07 1992-07-14 Fujitsu Limited Dual in-line packaging with improved moisture resistance
DE3940933C2 (de) * 1989-12-12 1996-08-01 Eupec Gmbh & Co Kg Verfahren zum Verformen einer Basisplatte für Halbleitermodule und Vorrichtung zum Durchführen des Verfahrens
US5064968A (en) * 1990-01-16 1991-11-12 Hughes Aircraft Company Domed lid for integrated circuit package
DE4115043A1 (de) * 1991-05-08 1997-07-17 Gen Electric Dichtgepackte Verbindungsstruktur, die eine Kammer enthält
GB2279803B (en) * 1990-04-05 1995-05-24 Gen Electric A high density interconnect structure including a chamber
ATE186795T1 (de) * 1990-07-21 1999-12-15 Mitsui Chemicals Inc Halbleiteranordnung mit einer packung
US5446620A (en) * 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
EP0509065A1 (en) * 1990-08-01 1992-10-21 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5268533A (en) * 1991-05-03 1993-12-07 Hughes Aircraft Company Pre-stressed laminated lid for electronic circuit package
JP3061954B2 (ja) * 1991-08-20 2000-07-10 株式会社東芝 半導体装置
US5302553A (en) * 1991-10-04 1994-04-12 Texas Instruments Incorporated Method of forming a coated plastic package
WO1995031826A1 (en) * 1994-05-17 1995-11-23 Olin Corporation Electronic packages with improved electrical performance
US6025642A (en) * 1995-08-17 2000-02-15 Staktek Corporation Ultra high density integrated circuit packages
US5998867A (en) * 1996-02-23 1999-12-07 Honeywell Inc. Radiation enhanced chip encapsulant
JP3355122B2 (ja) 1998-01-08 2002-12-09 富士通株式会社 光モジュールの封止方法
US7174626B2 (en) * 1999-06-30 2007-02-13 Intersil Americas, Inc. Method of manufacturing a plated electronic termination
US6572387B2 (en) 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
JP3974346B2 (ja) * 2001-03-30 2007-09-12 富士通メディアデバイス株式会社 弾性表面波装置
DE10142542A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Anordnung eines Halbleiterchips in einem Gehäuse, Chipkarte und Chipmodul
US6576992B1 (en) 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US20050189621A1 (en) * 2002-12-02 2005-09-01 Cheung Kin P. Processes for hermetically packaging wafer level microscopic structures
KR101191094B1 (ko) 2004-08-23 2012-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩 및 그 제조 방법
JP4845461B2 (ja) * 2004-09-14 2011-12-28 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US8698262B2 (en) 2004-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method of the same
DE102005044216A1 (de) * 2005-09-15 2007-03-29 Smartrac Technology Ltd. Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
JP2008153305A (ja) * 2006-12-14 2008-07-03 Nec Electronics Corp 半導体装置
US8022511B2 (en) 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) * 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
WO2011070495A1 (en) * 2009-12-07 2011-06-16 Osram Gesellschaft mit beschränkter Haftung Electronic component with protection casing and related production method
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US9099391B2 (en) * 2013-03-14 2015-08-04 Infineon Technologies Austria Ag Semiconductor package with top-side insulation layer
JP5795411B2 (ja) * 2014-08-06 2015-10-14 ルネサスエレクトロニクス株式会社 半導体装置
CN104605876A (zh) * 2014-12-12 2015-05-13 沈阳东软医疗系统有限公司 一种ct机检测器模块和检测器系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3846222A (en) * 1970-06-05 1974-11-05 Owens Illinois Inc Multilayer dielectric
FR2192375B1 (ja) * 1972-07-07 1977-12-23 Intersil Inc
US4126758A (en) * 1973-12-03 1978-11-21 Raychem Corporation Method for sealing integrated circuit components with heat recoverable cap and resulting package
US4105861A (en) * 1975-09-29 1978-08-08 Semi-Alloys, Inc. Hermetically sealed container for semiconductor and other electronic devices
US4267565A (en) * 1979-04-02 1981-05-12 Sprague Electric Company Copper encased flat electrolytic capacitor manufacture and capacitor
JPS5623759A (en) * 1979-08-01 1981-03-06 Hitachi Ltd Resin-sealed semiconductor device and manufacture thereof
JPS5776867A (en) * 1980-10-30 1982-05-14 Nec Corp Semiconductor device
US4363076A (en) * 1980-12-29 1982-12-07 Honeywell Information Systems Inc. Integrated circuit package
US4412093A (en) * 1981-09-16 1983-10-25 Isotronics, Inc. Microcircuit flat pack with integral shell
JPS5848441A (ja) * 1981-09-17 1983-03-22 Sumitomo Electric Ind Ltd 電子回路装置
US4482781A (en) * 1982-05-17 1984-11-13 National Semiconductor Corporation Stabilization of semiconductor device package leads
US4480262A (en) * 1982-07-15 1984-10-30 Olin Corporation Semiconductor casing
US4524238A (en) * 1982-12-29 1985-06-18 Olin Corporation Semiconductor packages
JPS59191358A (ja) * 1983-04-13 1984-10-30 Mitsubishi Electric Corp 電子装置

Also Published As

Publication number Publication date
JPS59172253A (ja) 1984-09-28
DE3475031D1 (en) 1988-12-08
EP0122687A2 (en) 1984-10-24
EP0122687B1 (en) 1988-11-02
US4717948A (en) 1988-01-05
EP0122687A3 (en) 1986-01-15

Similar Documents

Publication Publication Date Title
JPH0315339B2 (ja)
US6300686B1 (en) Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
CA2255441C (en) Package for semiconductor power device and method for assembling the same
US6143116A (en) Process for producing a multi-layer wiring board
JP4245370B2 (ja) 半導体装置の製造方法
TW527707B (en) Semiconductor device and its manufacturing method
US20060087020A1 (en) Semiconductor device and method for producing the same
US7038325B2 (en) Wiring tape for semiconductor device including a buffer layer having interconnected foams
EP0702408A2 (en) Package for mounting a semiconductor device
EP0400566A2 (en) Adhesive tapes and semiconductor devices
KR20080002671A (ko) 고체촬상장치 및 그 제조방법, 그리고 반도체장치 및 그제조방법
JPH10289969A (ja) 半導体装置およびそれに用いる封止用樹脂シート
JPH04137641A (ja) 半導体装置
KR100418013B1 (ko) 반도체 장치 및 그 제조 방법
JPH05283562A (ja) 樹脂封止型半導体装置
JPS60160145A (ja) 混成集積回路のパツケ−ジング
US6495771B2 (en) Compliant multi-layered circuit board for PBGA applications
EP0893823B9 (en) Semiconductor bonding and sealing structure
JP3155811B2 (ja) 樹脂封止型半導体装置の製造方法
JPH10154772A (ja) 半導体パッケージ
JPH0957749A (ja) 封止用エポキシ樹脂タブレット
JP2708221B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR100682650B1 (ko) 반도체 장치 및 그 제조방법
KR20070081916A (ko) 다이 접착용 필름, 이를 이용한 반도체 칩 패키징 방법 및 반도체 칩 패키지
JPS59191358A (ja) 電子装置