JPH03145216A - Ｄ／ａ変換装置 - Google Patents
Ｄ／ａ変換装置Info
- Publication number
- JPH03145216A JPH03145216A JP28363489A JP28363489A JPH03145216A JP H03145216 A JPH03145216 A JP H03145216A JP 28363489 A JP28363489 A JP 28363489A JP 28363489 A JP28363489 A JP 28363489A JP H03145216 A JPH03145216 A JP H03145216A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- converter
- speed
- converter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 34
- 238000012937 correction Methods 0.000 claims abstract description 26
- 238000010586 diagram Methods 0.000 description 2
- 230000008676 import Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明はデジタル信号を高精度でアナログ信号へ変換す
るＤ／Ａ変換装置に関するものである。
るＤ／Ａ変換装置に関するものである。
従来の高精度のＤ／Ａ変換装置としては、第２図に示す
ような、カウンターを応用した高精度のＤ／Ａ変換装置
がある。
ような、カウンターを応用した高精度のＤ／Ａ変換装置
がある。
ところが、上記した従来の高精度のＤ／Ａ変換装置はど
れも変換速度が遅いという欠点があり、他の方式の変換
速度の早いＤ／Ａ変換装置は精度が低いという欠点があ
る。 上記の欠点に鑑みて、この発明は、従来は高精度のＤ／
Ａ変換装置は変換速度が遅く、変換速度が早いＤ／Ａ変
換装置は精度が低いという反目する二つの事象を解決し
、高精度で且つ変換速度が高速であるＤ／Ａ変換装置の
実現を課題としている。
れも変換速度が遅いという欠点があり、他の方式の変換
速度の早いＤ／Ａ変換装置は精度が低いという欠点があ
る。 上記の欠点に鑑みて、この発明は、従来は高精度のＤ／
Ａ変換装置は変換速度が遅く、変換速度が早いＤ／Ａ変
換装置は精度が低いという反目する二つの事象を解決し
、高精度で且つ変換速度が高速であるＤ／Ａ変換装置の
実現を課題としている。
本発明は上記課題を解決するために、Ｄ／Ａ変換装置を
、デジタル入力信号を補正信号に基づいて補正するデジ
タル補正回路と、補正されたデジタル信号をアナログ信
号へ変換する高速Ｄ／Ａ変換回路と、デジタル入力信号
をアナログ信号へ変換する高精度Ｄ／Ａ変換回路と、高
速Ｄ／Ａ変換回路の出力と高精度Ｄ／Ａ変換回路の出力
を比較して補正信号を出力する比較回路とから構成した
。
、デジタル入力信号を補正信号に基づいて補正するデジ
タル補正回路と、補正されたデジタル信号をアナログ信
号へ変換する高速Ｄ／Ａ変換回路と、デジタル入力信号
をアナログ信号へ変換する高精度Ｄ／Ａ変換回路と、高
速Ｄ／Ａ変換回路の出力と高精度Ｄ／Ａ変換回路の出力
を比較して補正信号を出力する比較回路とから構成した
。
本発明においては、高速Ｄ／Ａ変換回路の出力と高精度
Ｄ／Ａ変換回路の出力を比較して補正信号を得て、その
信号に基づいてデジタル入力信号を補正し、両り／Ａ変
換回路の出力が一致するように制御するので、高速Ｄ／
Ａ変換回路から出力されるアナログ信号は、高速にデジ
タル変換されるのみならず、高精度Ｄ／Ａ変換回路と同
等の精度が得られる。
Ｄ／Ａ変換回路の出力を比較して補正信号を得て、その
信号に基づいてデジタル入力信号を補正し、両り／Ａ変
換回路の出力が一致するように制御するので、高速Ｄ／
Ａ変換回路から出力されるアナログ信号は、高速にデジ
タル変換されるのみならず、高精度Ｄ／Ａ変換回路と同
等の精度が得られる。
以下に本発明をその実施例を示す第１図に基づいて説明
する。 以下に１２ビツトのＤ／Ａ変換装置を例に説明する。 ｌは補正回路であり、入力された１２ビツトのデジタル
信号Ｄ１を補正信号Ｂによって補正し、補正されたデジ
タル信号Ｄ２として出力する。 ２は高速Ｄ／Ａ変換回路であり、補正されたデジタル信
号Ｄ２を高速度でアナログ信号ＡＩに変換するものであ
り、比較的低精度でも良い。 ３は高精度Ｄ／Ａ変換回路であり、入力されたデジタル
信号Ｄ１を高精度でアナログ信号Ａ２に変換するもので
あり、比較的低速度でも良い。 ４は比較回路であり、前記高速アナログ信号ＡＩと高精
度アナログ信号Ａ２とを比較し、その偏差を補正信号Ｂ
として出力する。 この補正信号Ｂは、更新指令Ｃが入力される度に補正回
路ｌ内に取り込まれて補正値として保持される。この保
持されている補正値よって入力されたデジタル信号Ｄｉ
は常時補正されるのである。 つまり、一般にＤ／Ａ変換回路の精度は、短時間にまた
頻繁に変化するものではないため、このＤ／Ａ変換装置
の起動時等のような適当な時に、更新指令Ｃによって補
正信号Ｂを取り込み、保持されていた補正値を更新すれ
ば十分なのである。 上記構成のＤ／Ａ変換装置において、比較回路４にて、
高速アナログ信号Ａｌと高精度アナログ信号Ａ２とを比
較したときの補正信号Ｂを、更新指令Ｃの入力によって
取り込んで保持した補正値が、例えば約（−０，０２４
％”＝−１／４０９８）の誤差を示す時には、前記補正
回路ｌにおいて、デジタル信号ＤＩの最下位ビットに１
ビツトを加えて補正されたデジタル信号Ｄ２とすると、
高速アナログ信号ＡＩは（０，０２４％″＝ １／４０
９６〕大きくなり、前記誤差［−０，０２４％物−１／
４０９６）を補償して、誤差を少なくする方に補正する
。 逆に、補正値が［＋０．０２４％ξ＋１／４０９６］の
誤差を示す時には、前記補正回路１において、デジタル
信号ＤＩの下位２ビツトから１ビツトを減算することに
より誤差を補正できる。 このようにして、高速Ｄ／Ａ変換回路２によって高速度
でアナログ信号へ変換し、そのアナログ信号を低速であ
るが高精度のＤ／Ａ変換回路３の出力とをこのＤ／Ａ変
換装置の起動時等のような適当な時に比較することによ
って、誤差を検出し、その誤差に応じて前記高速Ｄ／Ａ
変換回路２へ入力されるデジタル信号Ｄ１を補正するの
で、高速かつ高精度のアナログ信号が得られるのである
。 また、通常の誤差は小さいことから、前記補正回路ｌは
、１２ビット全部を補正する必要は無く、下位の数ビッ
トのみを補正するもので十分である。 第１図に示すような、入力されるデジタル信号Ｄｉはパ
ラレル信号に限定されるものではなく、人力されるデジ
タル信号ＤＩがシリアル信号の場合でも本発明によれば
高速かつ高精度のアナログ信号が得られるのである。
する。 以下に１２ビツトのＤ／Ａ変換装置を例に説明する。 ｌは補正回路であり、入力された１２ビツトのデジタル
信号Ｄ１を補正信号Ｂによって補正し、補正されたデジ
タル信号Ｄ２として出力する。 ２は高速Ｄ／Ａ変換回路であり、補正されたデジタル信
号Ｄ２を高速度でアナログ信号ＡＩに変換するものであ
り、比較的低精度でも良い。 ３は高精度Ｄ／Ａ変換回路であり、入力されたデジタル
信号Ｄ１を高精度でアナログ信号Ａ２に変換するもので
あり、比較的低速度でも良い。 ４は比較回路であり、前記高速アナログ信号ＡＩと高精
度アナログ信号Ａ２とを比較し、その偏差を補正信号Ｂ
として出力する。 この補正信号Ｂは、更新指令Ｃが入力される度に補正回
路ｌ内に取り込まれて補正値として保持される。この保
持されている補正値よって入力されたデジタル信号Ｄｉ
は常時補正されるのである。 つまり、一般にＤ／Ａ変換回路の精度は、短時間にまた
頻繁に変化するものではないため、このＤ／Ａ変換装置
の起動時等のような適当な時に、更新指令Ｃによって補
正信号Ｂを取り込み、保持されていた補正値を更新すれ
ば十分なのである。 上記構成のＤ／Ａ変換装置において、比較回路４にて、
高速アナログ信号Ａｌと高精度アナログ信号Ａ２とを比
較したときの補正信号Ｂを、更新指令Ｃの入力によって
取り込んで保持した補正値が、例えば約（−０，０２４
％”＝−１／４０９８）の誤差を示す時には、前記補正
回路ｌにおいて、デジタル信号ＤＩの最下位ビットに１
ビツトを加えて補正されたデジタル信号Ｄ２とすると、
高速アナログ信号ＡＩは（０，０２４％″＝ １／４０
９６〕大きくなり、前記誤差［−０，０２４％物−１／
４０９６）を補償して、誤差を少なくする方に補正する
。 逆に、補正値が［＋０．０２４％ξ＋１／４０９６］の
誤差を示す時には、前記補正回路１において、デジタル
信号ＤＩの下位２ビツトから１ビツトを減算することに
より誤差を補正できる。 このようにして、高速Ｄ／Ａ変換回路２によって高速度
でアナログ信号へ変換し、そのアナログ信号を低速であ
るが高精度のＤ／Ａ変換回路３の出力とをこのＤ／Ａ変
換装置の起動時等のような適当な時に比較することによ
って、誤差を検出し、その誤差に応じて前記高速Ｄ／Ａ
変換回路２へ入力されるデジタル信号Ｄ１を補正するの
で、高速かつ高精度のアナログ信号が得られるのである
。 また、通常の誤差は小さいことから、前記補正回路ｌは
、１２ビット全部を補正する必要は無く、下位の数ビッ
トのみを補正するもので十分である。 第１図に示すような、入力されるデジタル信号Ｄｉはパ
ラレル信号に限定されるものではなく、人力されるデジ
タル信号ＤＩがシリアル信号の場合でも本発明によれば
高速かつ高精度のアナログ信号が得られるのである。
本発明においては、高速Ｄ／Ａ変換回路によるＤ／Ａ変
換を高精度Ｄ／Ａ変換回路によって補正することにより
、高速且つ高精度のＤ／Ａ変換回路を提供できるという
効果が得られる。
換を高精度Ｄ／Ａ変換回路によって補正することにより
、高速且つ高精度のＤ／Ａ変換回路を提供できるという
効果が得られる。
第１図は本発明の実施例の１２ビツトのＤ／Ａ変換装置
のブロック図、第２図は従来例のＤ／Ａ変換装置のブロ
ック図である。 ｌ・・・補正回路、２・・・高速Ｄ／Ａ変換回路、３・
・・高精度Ｄ／Ａ変換回路、４・・・比較回路、ＡＩ・
・・高速アナログ信号、Ａ２・・・高精度アナログ信号
、Ｂ・・・補正信号、 ＤＩ・・・入力デジタル信号、 Ｄ２・・・補正 されたデジタル信号。
のブロック図、第２図は従来例のＤ／Ａ変換装置のブロ
ック図である。 ｌ・・・補正回路、２・・・高速Ｄ／Ａ変換回路、３・
・・高精度Ｄ／Ａ変換回路、４・・・比較回路、ＡＩ・
・・高速アナログ信号、Ａ２・・・高精度アナログ信号
、Ｂ・・・補正信号、 ＤＩ・・・入力デジタル信号、 Ｄ２・・・補正 されたデジタル信号。
Claims (1)
- （１）デジタル入力信号を補正信号に基づいて補正する
デジタル補正回路と、 補正されたデジタル信号をアナログ信号へ変換する高速
Ｄ／Ａ変換回路と、 デジタル入力信号をアナログ信号へ変換する高精度Ｄ／
Ａ変換回路と、 高速Ｄ／Ａ変換回路の出力と高精度Ｄ／Ａ変換回路の出
力を比較して補正信号を出力する比較回路とからなるＤ
／Ａ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28363489A JPH03145216A (ja) | 1989-10-30 | 1989-10-30 | Ｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28363489A JPH03145216A (ja) | 1989-10-30 | 1989-10-30 | Ｄ／ａ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03145216A true JPH03145216A (ja) | 1991-06-20 |
Family
ID=17668059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28363489A Pending JPH03145216A (ja) | 1989-10-30 | 1989-10-30 | Ｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03145216A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5122789A (ja) * | 1974-08-19 | 1976-02-23 | Asahi Chemical Ind | Netsukasoseisoseibutsu |
| JPS615625A (ja) * | 1984-06-20 | 1986-01-11 | Toshiba Corp | Ｄａコンバ−タの直線性の補正装置 |
-
1989
- 1989-10-30 JP JP28363489A patent/JPH03145216A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5122789A (ja) * | 1974-08-19 | 1976-02-23 | Asahi Chemical Ind | Netsukasoseisoseibutsu |
| JPS615625A (ja) * | 1984-06-20 | 1986-01-11 | Toshiba Corp | Ｄａコンバ−タの直線性の補正装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6608573B2 (en) | Automatic resolution changing method and circuit for use in digital conversion of two-phase sinusoidal wave signals | |
| JPH03145216A (ja) | Ｄ／ａ変換装置 | |
| KR100276784B1 (ko) | 데이터-획득 시스템에서 아날로그 신호를 디지틀 신호로 변환하는 방법 및 아날로그-디지틀 변환 회로 | |
| JPH05296793A (ja) | エンコーダ出力信号のオフセット自動調整装置 | |
| JPH0526372B2 (ja) | ||
| JPH06204870A (ja) | 自動補正機能付ｄ／ａ変換器 | |
| JP2002196023A (ja) | レンジ切り替え回路 | |
| JP4462709B2 (ja) | オフセット補正方法 | |
| JPH02244202A (ja) | 調節装置 | |
| JPS6029023A (ja) | ディジタル・アナログ変換回路 | |
| JPS63121320A (ja) | 誤差補正回路付ｄａ変換器 | |
| JPS599701A (ja) | デジタル偏差演算型サ−ボコントロ−ル回路 | |
| JPH01231431A (ja) | Ａｄ変換回路 | |
| JPH0756941B2 (ja) | Ａｄ変換装置における自動補正方式 | |
| SU1035792A1 (ru) | След щий аналого-цифровой преобразователь | |
| JPS615625A (ja) | Ｄａコンバ−タの直線性の補正装置 | |
| JPH02213783A (ja) | 自動零点調整回路 | |
| SU1481892A1 (ru) | Цифроаналоговый преобразователь | |
| JPH039216A (ja) | フォト・エンコーダ回路 | |
| JPS58212220A (ja) | アナログ／デイジタル変換器のオフセツト電圧補正方法 | |
| JPH0526909A (ja) | オフセツト自動調整回路 | |
| JPH03145329A (ja) | 信号識別回路 | |
| JPH01128676A (ja) | クランプ回路 | |
| JPH0393313A (ja) | レベル補正回路 | |
| JPH01160114A (ja) | Ａ／ｄコンバータ方式 |