JPH039216A - フォト・エンコーダ回路 - Google Patents
フォト・エンコーダ回路Info
- Publication number
- JPH039216A JPH039216A JP14358489A JP14358489A JPH039216A JP H039216 A JPH039216 A JP H039216A JP 14358489 A JP14358489 A JP 14358489A JP 14358489 A JP14358489 A JP 14358489A JP H039216 A JPH039216 A JP H039216A
- Authority
- JP
- Japan
- Prior art keywords
- output
- light receiving
- slit
- analog
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013256 coordination polymer Substances 0.000 claims 1
- 102100027340 Slit homolog 2 protein Human genes 0.000 abstract description 8
- 101710133576 Slit homolog 2 protein Proteins 0.000 abstract description 8
- 238000007493 shaping process Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Optical Transform (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、フォト・エンコーダ回路に関する。
従来、この種のフォト・エンコーダ回路は、第２図に示
すように、受光部出力の波形整形の為にコンパレータ回
路を有しており、その基準入力電圧は固定されている。
すように、受光部出力の波形整形の為にコンパレータ回
路を有しており、その基準入力電圧は固定されている。
このため、第３図に示すようにスリットの移動速度が最
低の場合には受光部出力の変化は最大となり、基準入力
電圧がその変化の間であれば波形整形は正常に行なわれ
るが、スリットの移動速度が最高の場合には受光部出力
の変化は最小となる為、基準入力電圧の設定可能範囲は
小さくなり、高く設定しすぎたり、低く設定しすぎたり
すると出力が出なくなったり、出っ放しになったりする
為、コンパレータの基準入力電圧をスリットの移動速度
の変化に応じた受光部出力の変化内の最適値に調整しな
ければならない欠点があった。
低の場合には受光部出力の変化は最大となり、基準入力
電圧がその変化の間であれば波形整形は正常に行なわれ
るが、スリットの移動速度が最高の場合には受光部出力
の変化は最小となる為、基準入力電圧の設定可能範囲は
小さくなり、高く設定しすぎたり、低く設定しすぎたり
すると出力が出なくなったり、出っ放しになったりする
為、コンパレータの基準入力電圧をスリットの移動速度
の変化に応じた受光部出力の変化内の最適値に調整しな
ければならない欠点があった。
本発明においては、受光部出力をＡ／Ｄ変換してＣＰＵ
に入力し、ＣＰＵにより演算を行ない、更にその出力の
Ｄ／Ａ変換したものをコンパレータの基準入力としてい
る。
に入力し、ＣＰＵにより演算を行ない、更にその出力の
Ｄ／Ａ変換したものをコンパレータの基準入力としてい
る。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図を参照すると、本発明の実施例は、フォト・エン
コーダ回路の発光部１．スリット２．受光部３の出力端
子４に接続した入力端子５を持つコンパレータ７と、受
光部出力端子４の出力をアナログ−デジタル変換するＡ
／Ｄコンバータ８とその出力を演算するＣＰＵ９とその
出力をデジタル−アナログ変換しコンパレータ７の基準
電圧入力端子６に入力する為のＤ／Ａコンバータ１０を
含む。
コーダ回路の発光部１．スリット２．受光部３の出力端
子４に接続した入力端子５を持つコンパレータ７と、受
光部出力端子４の出力をアナログ−デジタル変換するＡ
／Ｄコンバータ８とその出力を演算するＣＰＵ９とその
出力をデジタル−アナログ変換しコンパレータ７の基準
電圧入力端子６に入力する為のＤ／Ａコンバータ１０を
含む。
発光部１からの光がスリット２を通過することにより受
光部３には、スリット２の移動速度の変化に応じた出力
が得られるが、スリット２の移動速度が最大の場合に受
光部出力端子４の電圧変位は最小となる為、コンパレー
タ７の基準電圧入力端子６の入力電圧は、その変位幅の
中心値に設定する必要がある。
光部３には、スリット２の移動速度の変化に応じた出力
が得られるが、スリット２の移動速度が最大の場合に受
光部出力端子４の電圧変位は最小となる為、コンパレー
タ７の基準電圧入力端子６の入力電圧は、その変位幅の
中心値に設定する必要がある。
そこでスリット２の最大移動速度時の受光部出力端子４
の出力の最高値（山の部分）と最低値（谷の部分）をＡ
／Ｄコンバータ８でアナログ−デジタル変換しＣＰＵ９
にてその平均を求める演算を行ない、その出力をＤ／Ａ
コンバータ１０でデジタル−アナログ変換して基準電圧
入力端子６に入力することにより、フォト・エンコーダ
回路の受光部出力の波形整形用のコンパレータ回路の基
準入力電圧の調整を自動化することができる。
の出力の最高値（山の部分）と最低値（谷の部分）をＡ
／Ｄコンバータ８でアナログ−デジタル変換しＣＰＵ９
にてその平均を求める演算を行ない、その出力をＤ／Ａ
コンバータ１０でデジタル−アナログ変換して基準電圧
入力端子６に入力することにより、フォト・エンコーダ
回路の受光部出力の波形整形用のコンパレータ回路の基
準入力電圧の調整を自動化することができる。
本発明は以上説明したように、フォト・エンコーダ回路
の出力波形整形用コンパレータの基準入力電圧［こ、受
光部出力をＡ／Ｄ変換しＣＰＵで演算し更にＤ／Ａ変換
したものを用いることにより調整を自動化にする効果が
ある。
の出力波形整形用コンパレータの基準入力電圧［こ、受
光部出力をＡ／Ｄ変換しＣＰＵで演算し更にＤ／Ａ変換
したものを用いることにより調整を自動化にする効果が
ある。
第１図は、本発明の一実施例をブロック図で示した回路
図、第２図は従来例のブロック図、第３図は第２図の各
部の波形０図である。 １・・・・・・発光部、２・・・・・・スリット、３・
・・・・・受光部、４・・・・・・受光部出力端子、５
・・・・・・コンパレータ入力端子、６・・・・・・コ
ンパレータ基準電圧入力端子、７・・・・・・コンパレ
ータ、８・・・・・・Ａ／Ｄコンバータ、９・・・・・
・ＣＰＵ、１０・・・・・・Ｄ／Ａコンバータ。 ／
図、第２図は従来例のブロック図、第３図は第２図の各
部の波形０図である。 １・・・・・・発光部、２・・・・・・スリット、３・
・・・・・受光部、４・・・・・・受光部出力端子、５
・・・・・・コンパレータ入力端子、６・・・・・・コ
ンパレータ基準電圧入力端子、７・・・・・・コンパレ
ータ、８・・・・・・Ａ／Ｄコンバータ、９・・・・・
・ＣＰＵ、１０・・・・・・Ｄ／Ａコンバータ。 ／
Claims (1)
- 発光部から出力される光が、スリットを通過して受光部
に到達することにより、スリットの動きを受光部出力の
変化に変換するフォト・エンコーダ回路において、受光
部出力をアナログ−デジタル変換するＡ／Ｄコンバータ
回路と、デジタルに変換された信号を演算処理するＣＰ
Ｕと、演算結果の出力をデジタル−アナログ変換するＤ
／Ａコンバータ回路と、アナログ出力を基準入力として
受光部出力と比較して波形整形するコンパレータ回路と
を有することを特徴とするフォト・エンコーダ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14358489A JPH039216A (ja) | 1989-06-05 | 1989-06-05 | フォト・エンコーダ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14358489A JPH039216A (ja) | 1989-06-05 | 1989-06-05 | フォト・エンコーダ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH039216A true JPH039216A (ja) | 1991-01-17 |
Family
ID=15342136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14358489A Pending JPH039216A (ja) | 1989-06-05 | 1989-06-05 | フォト・エンコーダ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH039216A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100409010C (zh) * | 2001-02-23 | 2008-08-06 | 清华大学 | 微加工制作的二维光学编码器及应用 |
-
1989
- 1989-06-05 JP JP14358489A patent/JPH039216A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100409010C (zh) * | 2001-02-23 | 2008-08-06 | 清华大学 | 微加工制作的二维光学编码器及应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH039216A (ja) | フォト・エンコーダ回路 | |
| JPS6378610A (ja) | ２逓倍クロツク発生回路 | |
| US5298868A (en) | Gain control amplifier | |
| US5144310A (en) | A/D converter utilizing successive approximation | |
| JP2723052B2 (ja) | 自動調整回路 | |
| JPS58148516A (ja) | デジタル−アナログコンバ−タに適した調整可能な抵抗倍率回路 | |
| JPH0446418A (ja) | ディジタル／アナログコンバータ装置 | |
| JPH0547006B2 (ja) | ||
| JPS62111525A (ja) | Ａ−ｄ変換器 | |
| JPS6315771B2 (ja) | ||
| JPS5934190Y2 (ja) | Ｄ↓−ａ変換器 | |
| JP3172090B2 (ja) | Ａｄ変換器 | |
| JPH0636160B2 (ja) | アナログ信号比較回路 | |
| JP3004475U (ja) | 電気リミット回路 | |
| JPH03145216A (ja) | Ｄ／ａ変換装置 | |
| KR900000250B1 (ko) | 삼각파 발생회로 | |
| JPH07231255A (ja) | Ａ／ｄ変換器 | |
| JPS6316727U (ja) | ||
| JPH01317023A (ja) | 自動直線性調整回路 | |
| JPH05100792A (ja) | 変位値変換装置 | |
| JPS6029023A (ja) | ディジタル・アナログ変換回路 | |
| JPH03105036U (ja) | ||
| JPH02244202A (ja) | 調節装置 | |
| JPH05167448A (ja) | アナログデジタル変換装置 | |
| JPS63196104A (ja) | 音量制御装置 |