JPH05296793A - エンコーダ出力信号のオフセット自動調整装置 - Google Patents
エンコーダ出力信号のオフセット自動調整装置Info
- Publication number
- JPH05296793A JPH05296793A JP10141392A JP10141392A JPH05296793A JP H05296793 A JPH05296793 A JP H05296793A JP 10141392 A JP10141392 A JP 10141392A JP 10141392 A JP10141392 A JP 10141392A JP H05296793 A JPH05296793 A JP H05296793A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- output signal
- encoder output
- signal
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】この発明のエンコーダ出力信号のオフセット自
動調整装置にあっては、測定器による調整をＣＰＵによ
って調整可能にしたことを特徴とする。 【構成】Ａ相、Ｂ相の入力信号が、バッファ１１、１２
を介して入力され、更に加算器１４、１５、Ａ／Ｄ変換
器１６、１７を介してＣＰＵ２０に供給される。ＣＰＵ
２０は、サンプリングが行ってそのポイントについてそ
の角度及びベクトル長をそれぞれ算出する。ＣＰＵ２０
は算出された値に基いて、オフセットが生じた方向と反
対方向に上記信号を補正すべく補正値を算出する。そし
て、Ｄ／Ａ変換器２６、２７を介して加算器１４、１５
にて上記補正値を上記入力信号に加えて補正する。
動調整装置にあっては、測定器による調整をＣＰＵによ
って調整可能にしたことを特徴とする。 【構成】Ａ相、Ｂ相の入力信号が、バッファ１１、１２
を介して入力され、更に加算器１４、１５、Ａ／Ｄ変換
器１６、１７を介してＣＰＵ２０に供給される。ＣＰＵ
２０は、サンプリングが行ってそのポイントについてそ
の角度及びベクトル長をそれぞれ算出する。ＣＰＵ２０
は算出された値に基いて、オフセットが生じた方向と反
対方向に上記信号を補正すべく補正値を算出する。そし
て、Ｄ／Ａ変換器２６、２７を介して加算器１４、１５
にて上記補正値を上記入力信号に加えて補正する。
Description
【０００１】
【産業上の利用分野】この発明はエンコーダ出力信号の
オフセット自動調整装置に関するものである。
オフセット自動調整装置に関するものである。
【０００２】
【従来の技術】一般に、エンコーダからの出力信号、例
えば９０°位相の異なるリサージュ信号は、機械的な要
因、または後段のアンプ等の電気回路の影響により、オ
フセットが発生する。このため、従来は図５に示される
ような、バッファ１ａ、１ｂ、抵抗Ｒ１〜Ｒ６、コンパ
レータ２ａ、２ｂ及びトリマ抵抗３ａ、３ｂのオフセッ
ト調整回路とオシロスコープ等を使用して作業者が調整
を行っていた。そして、調整動作は、図６のフローチャ
ートに示される如くであった。
えば９０°位相の異なるリサージュ信号は、機械的な要
因、または後段のアンプ等の電気回路の影響により、オ
フセットが発生する。このため、従来は図５に示される
ような、バッファ１ａ、１ｂ、抵抗Ｒ１〜Ｒ６、コンパ
レータ２ａ、２ｂ及びトリマ抵抗３ａ、３ｂのオフセッ
ト調整回路とオシロスコープ等を使用して作業者が調整
を行っていた。そして、調整動作は、図６のフローチャ
ートに示される如くであった。
【０００３】すなわち、物体が移動されると（ステップ
Ｓ１）、Ａ相及びＢ相の入力信号を作業者がオシロスコ
ープにて、オフセットを確認する（ステップＳ２）。次
いで、オフセットの有無を確認し（ステップＳ３）、オ
フセット有りの場合はオシロスコープを注視して波形を
見ながら、トリマ抵抗３ａ、３ｂを調整する（ステップ
Ｓ４）。そして、ステップＳ１に戻って、サンプリング
によりこの作業を何点かで行って、原点がどの位置にあ
るのか、オフセットの調整を行っていた。
Ｓ１）、Ａ相及びＢ相の入力信号を作業者がオシロスコ
ープにて、オフセットを確認する（ステップＳ２）。次
いで、オフセットの有無を確認し（ステップＳ３）、オ
フセット有りの場合はオシロスコープを注視して波形を
見ながら、トリマ抵抗３ａ、３ｂを調整する（ステップ
Ｓ４）。そして、ステップＳ１に戻って、サンプリング
によりこの作業を何点かで行って、原点がどの位置にあ
るのか、オフセットの調整を行っていた。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うなオフセット調整では、作業を直接行っている作業者
には、リサージュ信号の原点がどこに存在しているかは
分からない。オシロスコープを注視してサンプリングし
て初めて作業者が精度の悪化を知る等、作業が複雑なこ
とに加えて時間も要するものであった。
うなオフセット調整では、作業を直接行っている作業者
には、リサージュ信号の原点がどこに存在しているかは
分からない。オシロスコープを注視してサンプリングし
て初めて作業者が精度の悪化を知る等、作業が複雑なこ
とに加えて時間も要するものであった。
【０００５】また、出荷時に調整作業を行ったものであ
っても、装置の輸送や経年変化等により、リサージュ信
号は調整時の原点位置より変化する可能性もあり、再調
整を行わない限り内挿誤差が大きくなり、ひいては内挿
可能ともなり得る。
っても、装置の輸送や経年変化等により、リサージュ信
号は調整時の原点位置より変化する可能性もあり、再調
整を行わない限り内挿誤差が大きくなり、ひいては内挿
可能ともなり得る。
【０００６】この発明は上記課題に鑑みてなされたもの
で、調整作業が複雑にならず、経年変化等に伴うオフセ
ット調整が可能なエンコーダ出力信号のオフセット自動
調整装置を提供することを目的とする。
で、調整作業が複雑にならず、経年変化等に伴うオフセ
ット調整が可能なエンコーダ出力信号のオフセット自動
調整装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】すなわちこの発明は、オ
フセットするエンコーダ出力信号をサンプリングする抽
出手段と、この抽出手段でサンプリングされたポイント
について、その角度及びベクトル長を算出する第１の算
出手段と、この第１の算出手段で算出された値に基いて
補正値を算出する第２の算出手段と、この第２の算出手
段で算出された補正値に基いて上記エンコーダ出力信号
のオフセットを補正する補正手段とを具備することを特
徴とする。
フセットするエンコーダ出力信号をサンプリングする抽
出手段と、この抽出手段でサンプリングされたポイント
について、その角度及びベクトル長を算出する第１の算
出手段と、この第１の算出手段で算出された値に基いて
補正値を算出する第２の算出手段と、この第２の算出手
段で算出された補正値に基いて上記エンコーダ出力信号
のオフセットを補正する補正手段とを具備することを特
徴とする。
【０００８】
【作用】この発明のエンコーダ出力信号のオフセット自
動調整装置は、オフセットが生じたエンコーダ出力信号
をＣＰＵの指示によりサンプリングして、このサンプリ
ングされたポイントについて、その角度及びベクトル長
をそれぞれ算出する。そして、ＣＰＵは算出された値に
基いて、オフセットが生じた方向と反対方向に上記信号
を補正すべく補正値を算出する。この補正値により、オ
フセット量が打消されてオフセットのないエンコーダ出
力信号を得ることができる。
動調整装置は、オフセットが生じたエンコーダ出力信号
をＣＰＵの指示によりサンプリングして、このサンプリ
ングされたポイントについて、その角度及びベクトル長
をそれぞれ算出する。そして、ＣＰＵは算出された値に
基いて、オフセットが生じた方向と反対方向に上記信号
を補正すべく補正値を算出する。この補正値により、オ
フセット量が打消されてオフセットのないエンコーダ出
力信号を得ることができる。
【０００９】
【実施例】以下、図面を参照してこの発明の実施例を説
明する。
明する。
【００１０】図１は、この発明の実施例で、エンコーダ
出力信号のオフセット自動調整装置のブロック構成図で
ある。同図に於いて、エンコーダからの９０°位相の異
なるアナログのＡ相及びＢ相の出力信号（リサージュ信
号）は、バッファ１１、１２を介してオフセット調整回
路１３内の加算器１４、１５に入力される。そして、こ
れら加算器１４、１５の出力は、Ａ／Ｄ変換器１６、１
７でデジタル信号に変換されて入力される。これらＡ／
Ｄ変換器１６、１７の出力は、それぞれ比較器１８、１
９の一方の入力端子に入力されると共にＣＰＵ２０に供
給される。このＣＰＵ２０は、上記比較器１８、１９の
他に、カウンタ２１、２２、記憶部２３とも結合してい
る。そして、上記Ａ／Ｄ変換器１６、１７、比較器１
８、１９、カウンタ２１、２２及び記憶部２３は、内挿
装置２４を構成している。また、上記比較器１８、１９
は、その他方の入力端子にカウンタ２１、２２の出力が
供給され、比較結果に応じた信号をＣＰＵ２０に供給す
る。更に、上記ＣＰＵ２０は、記憶部２５と結合すると
共に、加算器１４、１５とオフセット調整回路１３構成
するＤ／Ａ変換器２６、２７とも結合している。次に、
このような構成のオフセット自動調整装置の動作を説明
する。
出力信号のオフセット自動調整装置のブロック構成図で
ある。同図に於いて、エンコーダからの９０°位相の異
なるアナログのＡ相及びＢ相の出力信号（リサージュ信
号）は、バッファ１１、１２を介してオフセット調整回
路１３内の加算器１４、１５に入力される。そして、こ
れら加算器１４、１５の出力は、Ａ／Ｄ変換器１６、１
７でデジタル信号に変換されて入力される。これらＡ／
Ｄ変換器１６、１７の出力は、それぞれ比較器１８、１
９の一方の入力端子に入力されると共にＣＰＵ２０に供
給される。このＣＰＵ２０は、上記比較器１８、１９の
他に、カウンタ２１、２２、記憶部２３とも結合してい
る。そして、上記Ａ／Ｄ変換器１６、１７、比較器１
８、１９、カウンタ２１、２２及び記憶部２３は、内挿
装置２４を構成している。また、上記比較器１８、１９
は、その他方の入力端子にカウンタ２１、２２の出力が
供給され、比較結果に応じた信号をＣＰＵ２０に供給す
る。更に、上記ＣＰＵ２０は、記憶部２５と結合すると
共に、加算器１４、１５とオフセット調整回路１３構成
するＤ／Ａ変換器２６、２７とも結合している。次に、
このような構成のオフセット自動調整装置の動作を説明
する。
【００１１】図２（ａ）は、原点Ｐでオフセットのない
状態の円（実線）と、原点Ｐ′でオフセットとされた状
態の円（点線）を示した図、図２（ｂ）は同図（ａ）の
オフセットされた円が補正された状態を示した図であ
る。
状態の円（実線）と、原点Ｐ′でオフセットとされた状
態の円（点線）を示した図、図２（ｂ）は同図（ａ）の
オフセットされた円が補正された状態を示した図であ
る。
【００１２】図３は、図２（ａ）に示されたオフセット
状態の円（点線）の円周上のポイントＲが円周上を一方
向に移動した場合の軌跡を、角度とベクトル長との関係
で表したものである。以下、図４のフローチャートを参
照して、同実施例の動作を説明する。
状態の円（点線）の円周上のポイントＲが円周上を一方
向に移動した場合の軌跡を、角度とベクトル長との関係
で表したものである。以下、図４のフローチャートを参
照して、同実施例の動作を説明する。
【００１３】先ず、オフセット自動調整の調整モードが
設定されると、Ａ相、Ｂ相の入力信号が、バッファ１
１、１２を介して入力される。そして、加算器１４、１
５から出力される信号がＡ／Ｄ変換器１６、１７でＡ／
Ｄ変換されて、ＣＰＵ２０の指示によって、図２（ａ）
に示されるように点線の円周上を移動するポイントＲに
ついて、０〜３６０°の範囲でサンプリングが行われる
（ステップＳ１１）。ＣＰＵ２０内では、サンプリング
ポイントＲについて、このポイントＲとオフセットされ
ている状態の原点Ｐ′の角度θ′と、上記ポイントＲと
原点Ｐとの距離がを算出される（ステップＳ１２）。
設定されると、Ａ相、Ｂ相の入力信号が、バッファ１
１、１２を介して入力される。そして、加算器１４、１
５から出力される信号がＡ／Ｄ変換器１６、１７でＡ／
Ｄ変換されて、ＣＰＵ２０の指示によって、図２（ａ）
に示されるように点線の円周上を移動するポイントＲに
ついて、０〜３６０°の範囲でサンプリングが行われる
（ステップＳ１１）。ＣＰＵ２０内では、サンプリング
ポイントＲについて、このポイントＲとオフセットされ
ている状態の原点Ｐ′の角度θ′と、上記ポイントＲと
原点Ｐとの距離がを算出される（ステップＳ１２）。
【００１４】上記角度θ′はＡ相及びＢ相より求めるこ
とができ、また距離ｒはθ′、Ａ相及びＢ相より求める
ことができる。すなわち、サンプリングポイントＲの原
点Ｐに対する角度θと、原点Ｐ′に対する角度θ′との
差が、ｄθ＝θ′−θとして求められる。
とができ、また距離ｒはθ′、Ａ相及びＢ相より求める
ことができる。すなわち、サンプリングポイントＲの原
点Ｐに対する角度θと、原点Ｐ′に対する角度θ′との
差が、ｄθ＝θ′−θとして求められる。
【００１５】ところで、サンプリングポイントＲが点線
の円の円周上を移動すると、図３に示されるような軌跡
を描く。ここで、ベクトル長（ｒ）が最大であるところ
がオフセット最大の部分であり、このときの角度はθ′
＝θとなる。そして、これとは逆に、ベクトル長が最小
となるところが、オフセットされた円（点線）を調整す
べき方向である。
の円の円周上を移動すると、図３に示されるような軌跡
を描く。ここで、ベクトル長（ｒ）が最大であるところ
がオフセット最大の部分であり、このときの角度はθ′
＝θとなる。そして、これとは逆に、ベクトル長が最小
となるところが、オフセットされた円（点線）を調整す
べき方向である。
【００１６】上記Ａ相、Ｂ相のオフセット量は、ベクト
ル長の最大値、最小値、平均値の何れか２つの値と、そ
のときの角度により算出される。こうして、複数のポイ
ントについてサンプリングを行う（ステップＳ１３）。
ル長の最大値、最小値、平均値の何れか２つの値と、そ
のときの角度により算出される。こうして、複数のポイ
ントについてサンプリングを行う（ステップＳ１３）。
【００１７】ここで、オフセットがなかった場合はこの
動作を終了されるが、オフセットがあった場合は、上述
したステップＳ１１〜Ｓ１３により求められたオフセッ
ト量に基いて、ＣＰＵ２０内で上述した補正値の演算が
施されて、Ｄ／Ａ変換器２６、２７で再度オフセットが
調整されるようになされる。すなわち、オフセット量を
打消すように、原点Ｐと反対方向に円を移動させるべく
補正値が算出される。このときの補正値（Ｄ／Ａ変換器
２６、２７の値）は、Ａ相、Ｂ相にそれぞれ分けられ
て、図２（ｂ）に示されるｄＡ、ｄＢとして、記憶部２
５に記憶される（ステップＳ１５）。
動作を終了されるが、オフセットがあった場合は、上述
したステップＳ１１〜Ｓ１３により求められたオフセッ
ト量に基いて、ＣＰＵ２０内で上述した補正値の演算が
施されて、Ｄ／Ａ変換器２６、２７で再度オフセットが
調整されるようになされる。すなわち、オフセット量を
打消すように、原点Ｐと反対方向に円を移動させるべく
補正値が算出される。このときの補正値（Ｄ／Ａ変換器
２６、２７の値）は、Ａ相、Ｂ相にそれぞれ分けられ
て、図２（ｂ）に示されるｄＡ、ｄＢとして、記憶部２
５に記憶される（ステップＳ１５）。
【００１８】こうして求められた補正値を、加算器１
４、１５によって、元のオフセットされている状態の信
号に加えることにより、オフセット調整された信号を得
ることができる（ステップＳ１６）。
４、１５によって、元のオフセットされている状態の信
号に加えることにより、オフセット調整された信号を得
ることができる（ステップＳ１６）。
【００１９】このように、同実施例によれば、リサージ
ュ信号のオフセット調整をＣＰＵが行うことにより、オ
シロスコープ等の測定機を使用して調整するという複雑
な作業を行わずにすむ。また、電源投入時にオフセット
調整がなされて再確認することができるので、定期的に
作業すると経年変化に伴うオフセット調整をすることも
できる。
ュ信号のオフセット調整をＣＰＵが行うことにより、オ
シロスコープ等の測定機を使用して調整するという複雑
な作業を行わずにすむ。また、電源投入時にオフセット
調整がなされて再確認することができるので、定期的に
作業すると経年変化に伴うオフセット調整をすることも
できる。
【００２０】
【発明の効果】以上のようにこの発明によれば、調整作
業が複雑にならず、経年変化等に伴うオフセット調整が
可能で、内挿誤差を少なくすることのできるエンコーダ
出力信号のオフセット自動調整装置を提供することがで
きる。
業が複雑にならず、経年変化等に伴うオフセット調整が
可能で、内挿誤差を少なくすることのできるエンコーダ
出力信号のオフセット自動調整装置を提供することがで
きる。
【図１】この発明の実施例で、エンコーダ出力信号のオ
フセット自動調整装置のブロック構成図である。
フセット自動調整装置のブロック構成図である。
【図２】（ａ）は原点Ｐでオフセットのない状態の円
（実線）と、原点Ｐ′でオフセットとされた状態の円
（点線）を示した図、（ｂ）は同図（ａ）のオフセット
された円が補正された状態を示した図である。
（実線）と、原点Ｐ′でオフセットとされた状態の円
（点線）を示した図、（ｂ）は同図（ａ）のオフセット
された円が補正された状態を示した図である。
【図３】図２（ａ）に示されたオフセット状態の円（点
線）の円周上のポイントＲが円周上を一方向に移動した
場合の軌跡を、角度とベクトル長との関係で表したもの
である。
線）の円周上のポイントＲが円周上を一方向に移動した
場合の軌跡を、角度とベクトル長との関係で表したもの
である。
【図４】この発明の実施例の動作を説明するフローチャ
ートである。
ートである。
【図５】従来のオフセット調整装置の例を示す回路構成
図である。
図である。
【図６】従来のオフセット調整装置の動作を説明するフ
ローチャートである。
ローチャートである。
１１、１２…バッファ、１３…オフセット調整回路、１
４、１５…加算器、１６、１７…Ａ／Ｄ変換器、１８、
１９…比較器、２０…ＣＰＵ、２１、２２…カウンタ、
２３、２５…記憶部、２４…内挿装置、２６、２７…Ｄ
／Ａ変換器。
４、１５…加算器、１６、１７…Ａ／Ｄ変換器、１８、
１９…比較器、２０…ＣＰＵ、２１、２２…カウンタ、
２３、２５…記憶部、２４…内挿装置、２６、２７…Ｄ
／Ａ変換器。
Claims (1)
- 【請求項１】 オフセットするエンコーダ出力信号をサ
ンプリングする抽出手段と、 この抽出手段でサンプリングされたポイントについて、
その角度及びベクトル長を算出する第１の算出手段と、 この第１の算出手段で算出された値に基いて補正値を算
出する第２の算出手段と、 この第２の算出手段で算出された補正値に基いて上記エ
ンコーダ出力信号のオフセットを補正する補正手段とを
具備することを特徴とするエンコーダ出力信号のオフセ
ット自動調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10141392A JPH05296793A (ja) | 1992-04-21 | 1992-04-21 | エンコーダ出力信号のオフセット自動調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10141392A JPH05296793A (ja) | 1992-04-21 | 1992-04-21 | エンコーダ出力信号のオフセット自動調整装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05296793A true JPH05296793A (ja) | 1993-11-09 |
Family
ID=14300029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10141392A Withdrawn JPH05296793A (ja) | 1992-04-21 | 1992-04-21 | エンコーダ出力信号のオフセット自動調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05296793A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19544948C2 (de) * | 1995-12-01 | 2002-09-26 | Gemac Ges Fuer Mikroelektronik | Digitale Interpolationseinrichtung mit Amplituden- und Nullageregelung der Eingangssignale |
| US6956505B2 (en) | 2002-02-28 | 2005-10-18 | Fanuc Ltd | Signal processing apparatus for encoder |
| JP2005308547A (ja) * | 2004-04-21 | 2005-11-04 | Mitsutoyo Corp | エンコーダ、その信号確認装置及び信号確認プログラム |
| JP2006003307A (ja) * | 2004-06-21 | 2006-01-05 | Mitsutoyo Corp | エンコーダ、及び、その信号調整方法 |
| DE19934478B4 (de) * | 1999-07-27 | 2007-12-27 | GEMAC-Gesellschaft für Mikroelektronikanwendung Chemnitz mbH | Digitale Interpolationseinrichtung |
| JP2011149724A (ja) * | 2010-01-19 | 2011-08-04 | Mitsubishi Electric Corp | 回転角度検出装置、回転電機装置および電動パワーステアリング装置 |
| WO2015029427A1 (ja) * | 2013-08-30 | 2015-03-05 | パナソニックＩｐマネジメント株式会社 | 角度位置検出装置 |
-
1992
- 1992-04-21 JP JP10141392A patent/JPH05296793A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19544948C2 (de) * | 1995-12-01 | 2002-09-26 | Gemac Ges Fuer Mikroelektronik | Digitale Interpolationseinrichtung mit Amplituden- und Nullageregelung der Eingangssignale |
| DE19934478B4 (de) * | 1999-07-27 | 2007-12-27 | GEMAC-Gesellschaft für Mikroelektronikanwendung Chemnitz mbH | Digitale Interpolationseinrichtung |
| US6956505B2 (en) | 2002-02-28 | 2005-10-18 | Fanuc Ltd | Signal processing apparatus for encoder |
| JP2005308547A (ja) * | 2004-04-21 | 2005-11-04 | Mitsutoyo Corp | エンコーダ、その信号確認装置及び信号確認プログラム |
| JP2006003307A (ja) * | 2004-06-21 | 2006-01-05 | Mitsutoyo Corp | エンコーダ、及び、その信号調整方法 |
| JP2011149724A (ja) * | 2010-01-19 | 2011-08-04 | Mitsubishi Electric Corp | 回転角度検出装置、回転電機装置および電動パワーステアリング装置 |
| WO2015029427A1 (ja) * | 2013-08-30 | 2015-03-05 | パナソニックＩｐマネジメント株式会社 | 角度位置検出装置 |
| CN105492870A (zh) * | 2013-08-30 | 2016-04-13 | 松下知识产权经营株式会社 | 角度位置检测装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278388B1 (en) | Method of converting an analog signal to digital signal by digitalizing error deviation | |
| US7026779B2 (en) | Motor control apparatus for controlling operation of mover of motor | |
| EP1341311A2 (en) | Signal processing apparatus for encoder | |
| US8514110B2 (en) | Resolver digital converter | |
| JPH05296793A (ja) | エンコーダ出力信号のオフセット自動調整装置 | |
| US5625310A (en) | Signal processing apparatus and displacement detecting apparatus using the same | |
| JP2677722B2 (ja) | ディジタル保護継電器 | |
| JPH10311741A (ja) | エンコーダの出力信号処理装置 | |
| US4721944A (en) | Analog-to-digital conversion method and an analog-to-digital converter utilizing the same | |
| US6950769B2 (en) | Encoder signal interpolation divider | |
| JPH0738345A (ja) | オフセット調整装置 | |
| JP3674381B2 (ja) | 分解能切換装置 | |
| JP3782911B2 (ja) | Ａｄコンバータ回路 | |
| WO1997019541A1 (en) | Filtering in a receiver that uses log-polar signal processing | |
| JPH08223920A (ja) | コンバータの制御方法とその装置及びそれに使用するコンバータ交流電流の補正方法 | |
| JP3311182B2 (ja) | 高速高精度ａｄ変換装置 | |
| KR930001445B1 (ko) | 고스트 제거장치 및 방법 | |
| JP3699772B2 (ja) | サーボコントローラのａ／ｄ変換器 | |
| JPH1014297A (ja) | 制御用ディジタル量のスケール変換調整方法 | |
| US10666388B2 (en) | Encoder signal processing device and encoder | |
| JP3000326B2 (ja) | デジタル形距離継電器 | |
| JPH0658769A (ja) | 信号処理方法及びそれを用いた変位検出装置 | |
| JP3114541B2 (ja) | アナログ・デイジタル変換回路の精度調整方式 | |
| JPH08147109A (ja) | アナログ／ディジタル変換回路 | |
| JPH03145216A (ja) | Ｄ／ａ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |