DE19934478B4

DE19934478B4 - Digitale Interpolationseinrichtung

Info

Publication number: DE19934478B4
Application number: DE19934478A
Authority: DE
Inventors: Eva Schönitz; Holger Friese
Original assignee: GEMAC GES fur MIKROELEKTRONIK; Gemac-Gesellschaft fur Mikroelektronikanwendung Chemnitz Mbh
Current assignee: GEMAC GES fur MIKROELEKTRONIK; Gemac-Gesellschaft fur Mikroelektronikanwendung Chemnitz Mbh
Priority date: 1999-07-27
Filing date: 1999-07-27
Publication date: 2007-12-27
Anticipated expiration: 2019-07-28
Also published as: DE19934478A1

Abstract

Aufgabe der Erfindung ist es, eine digitale Interpolationseinrichtung zur Erhöhung der Auflösung eines inkrementalen Weg- oder Winkelmeßsystems zu schaffen, bei der mit geringem technischen Aufwand und ohne zusätzlichen Einstellaufwand unabhängig von Amplitude und Lage der Signale zueinander eine hohe Regelgenauigkeit der Eingangssignale über einen großen Eingangsfrequenzbereich gewährleistet wird. Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß zur Korrektur der Phasenlage der digitalen Eingangswerte (x, y) zwischen den A/D-Umsetzeinrichtungen (4) und dem Koordinatentransformationsglied (6) ein Phasenkorrekturglied (5) angeordnet ist und daß sowohl einer der digitalen Eingangswerte (x) und der andere durch das Phasenkorrekturglied (5) korrigierte phasenrichtige digitale Eingangswert (yk) als auch der Amplitudenfehlerwert (a) und der Winkelwert (w) als Ausgangssignale des Koordinatentransformationsgliedes (6) über einen Phasenregler (15) durch den Phasenkorrekturwert (p) auf das Phasenkorrekturglied (5) rückgekoppelt sind. Die Erfindung betrifft eine digitale Interpolationseinrichtung, insbesondere zum Messen von Wegen und/oder Winkeln.

Description

Die Erfindung betrifft eine digitale Interpolationseinrichtung, insbesondere zum Messen von Wegen und/oder Winkeln.
Herkömmliche digitale Interpolationseinrichtungen ( DE 3738546 C1 , DE 3737720 C1 ) beeinflussen zur Regelung der Amplituden der Eingangssignale die Energieversorgung der Lichtsender optischer Abtastsysteme. Nachteilig an dieser Einstellmöglichkeit ist die Beschränkung der Regelung auf optische Abtastsysteme und die Unmöglichkeit, Nullageverschiebungen sowie Phasenfehler zu kompensieren. Außerdem wird zur Gewinnung der Amplitudeninformation oft ein weiterer optischer Empfänger benötigt.
Es ist auch bekannt ( DE 2806655 A1 , DE 2729697 A1 , DE 3024716 A1 ), digitale Korrekturwerte mit dem Ausgangssignal einer Strecken- bzw. Winkelmeßeinrichtung zu verknüpfen. Der Nachteil solcher Schaltungen besteht in der großen Anzahl dieser Korrekturwerte. Außerdem müssen die Werte in einem Eichvorgang gewonnen werden und sind abhängig von der jeweils eingesetzten Meßeinrichtung.
Eine weitere Möglichkeit der Korrektur von Amplituden- und Nullage- sowie Phasenfehlern ist durch den Einsatz von Mikrorechnern zur Berechnung der Ausgangssignale gegeben ( DE 3413855 A1 , EP 0599175 A1 ). Nachteilig an dieser Variante ist eine durch Rechenleistung und A/D-Wandlungszeit begrenzte maximale Eingangsfrequenz der Meßsignale. Die beschriebenen Methoden zur Bestimmung der Korrekturwerte setzen voraus, daß spezielle Werte des Signals wie z.B. Maximum und Minimum mit einer großen Genauigkeit digital erfaßt werden. Dies kann nur durch eine in Bezug zum Eingangssignal sehr schnelle Abtastung geschehen.
Zur optimalen Aussteuerung von A/D-Wandlern kann die Offsetkorrektur schon vor der eigentlichen Wandlung erfolgen. ( DE 3836823 A1 Die beschriebene Methode zur Bestimmung des Gleichanteils mittels digitalem Tiefpaß ist allerdings für Interpolationseinrichtungen ungeeignet, da auch statische analoge Eingangssignale (Frequenz 0) auftreten können.
In DE 19544948 A1 ist eine digitale Interpolationseinrichtung mit Amplituden- und Nullageregelung der Eingangssignale, bestehend aus zwei A/D-Umsetzerschaltungen für die analogen Eingangssignale, denen eine Zuordnungseinheit, die den, digitalen Werten einen Winkelwert und einen Amplitudenwert zuordnet, nachgeschaltet ist, beschrieben, wobei diese Zuordnungseinheit sowohl mit einer aus dem Winkelwert die Ausgangssignale erzeugenden Auswerteschaltung als auch mit einem Regler verbunden ist. Der Regler berechnet vier Referenzwerte, die von jeweils einem D/A-Umsetzer in Steuersignale, die ihrerseits auf die A/D-Umsetzerschaltungen zurückgeführt sind, gewandelt werden. Auch bei dieser Lösung ist die Auflösung der Interpolationseinrichtung begrenzt, da sie abhängig vom Phasenversatz der Eingangssignale ist.
Es ist auch bekannt ( DE 195 02 399 A1 ), die Amplituden- und Offsetregelung auf der Basis spezieller ADC-Werte – beschrieben sind ADC-Minimum und ADC-Maximum – sowie mit Hilfe der speziellen Winkelwerte 0°, 90°, 180°, 270° und die Phasenreglung mit Hilfe der speziellen Winkelwerte 45°, 135°, 225°, 315° zu implementieren. Letztlich ist bekannt ( JP 05296793 A ), die Offsetkorrektur mit Hilfe spezieller Werte für die berechnete Vektorlänge – beschrieben sind Maximum und Minimum der Vektorlänge – durchzuführen.
All diese Verfahren führen dazu, dass bei hohen Eingangsfrequenzen die Regelung von Amplitude, Offset und Phase nur eingeschränkt arbeitet, da bedingt durch die begrenzte Abtastfrequenz sowie die Rechenleistung der eingesetzten CPU bzw. Hardwareschaltung, die Erkennung der speziellen Winkelwerte, der speziellen ADC-Werte oder der speziellen Werte für die berechnete Vektorlänge nicht mit der erforderlichen Genauigkeit durchgeführt werden kann. Bei hohen Interpolationsraten und hohen Eingangsfrequenzen. ist in den beschrieben Verfahren keine Regelung von Amplitude, Offset und Phase möglich.
Aufgabe der Erfindung ist es, eine digitale Interpolationseinrichtung zur Erhöhung der Auflösung eines inkrementalen Weg- oder Winkelmeßsystems zu schaffen, bei der mit geringem technischem Aufwand und ohne zusätzlichen Einstellaufwand unabhängig von Amplitude und Lage der Signale zueinander eine hohe Regelgenauigkeit der Eingangssignale über einen großen Eingangsfrequenzbereich gewährleistet wird.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß zur Korrektur der Phasenlage der digitalen Eingangswerte zwischen den Umsetzeinrichtungen und dem Koordinatentransformationsglied ein Phasenkorrekturglied angeordnet ist. Dabei sind sowohl einer der digitalen Eingangswerte und der andere durch das Phasenkorrekturglied korrigierte phasenrichtige digitale Eingangswert, als auch der Amplitudenfehlerwert und der Winkelwert als Ausgangssignale des Koordinatentransformationsgliedes über einen Phasenregler durch den Phasenkorrekturwert auf das Phasenkorrekturglied rückgekoppelt. Nach einer Ausgestaltung der Erfindung wird jedes Analogsignal sowohl einer A/D-Umsetzeinrichtungen als auch über jeweils einen Komparator einem Interpolationszähler zugeführt, der seinerseits mit der Auswerteschaltung verbunden ist. Dabei ist es möglich, daß die A/D-Umsetzeinrichtung ein A/D-Wandler ist, wobei die Steuersignale der A/D-Umsetzeinrichtung den Referenzspannungen des A/D-Wandlers entsprechen. Es ist aber möglich, daß die A/D-Umsetzeinrichtung ein A/D-Wandler ist, dem ein analoges Koeffizientenglied vorgeschaltet ist, wobei die Steuersignale der A/D-Umsetzeinrichtung dem A/D-Wandler als korrigiertes Analogsignal zugeführt werden. Auch ist es möglich, daß die A/D-Umsetzeinrichtung ein A/D-Wandler ist, dem ein digitales Koeffizientenglied nachgeschaltet ist, wobei die Steuersignale der A/D-Umsetzeinrichtung dem digitalen Koeffzientenglied als Digitalworte zugeführt werden. Die A/D-Umsetzeinrichtung kann aber auch ein A/D-Wandler sein, dem sowohl ein analoges Koeffizientenglied vorgeschaltet, als auch ein digitales Koeffizientenglied nachgeschaltet ist, wobei die Steuersignale der A/D-Umsetzeinrichtung sowohl dem analogen Koeffizientenglied als auch dem digitalen Koeffizientenglied zugeführt werden.
Vorteilhaft ist es, wenn der Regler aus einem Klassifikator besteht, der den Winkelwerten Zugehörigkeitswerte zuweist, die über Multiplikatoren und Integratoren digitale Referenzwerte ergeben. In einer Ausführungsform der Erfindung besteht der Phasenregler aus einem Abstandsvergleicher, einem Phasenklassifikator, einem Zähler, vier Speichern, einer Recheneinheit und einem Integrator, wobei der digitale Eingangswert, der phasenrichtige digitale Eingangswert und ein Schwellwert dem Abstandsvergleicher, der mit dem Phasenklassifikator und der Recheneinheit verbunden ist, zugeführt werden. Der Winkelwert und das Ausgangssignal des Abstandsvergleichers werden dabei als Vergleichssignal dem Phasenklassifikator zugeführt, wobei das Vergleichssignal dann 1 ist, wenn der Wert von |x|-|yk| kleiner als der Schwellwert ist. Der Phasenklassifikator erzeugt sowohl vier Speicherfreigabesignale, die über die Speicher und die Recheneinheit dem Integrator, dessen Ausgang konstant ist, wenn sein Eingang den Wert Null hat, zugeführt werden, als auch ein Signal zur Schwellwertänderung, das über den Zähler den Schwellwert darstellt. Bei der softwaremäßigen Realisierung des Phasenreglers wird ein Vergleichswert berechnet, der gleich 1 ist, wenn die Betragsdifferenz |x|-|yk| des digitalen Eingangswertes und des phasenrichtigen digitalen Eingangswertes kleiner als ein Schwellwert ist, und sonst 0 wird. Dabei wird der Schwellwert inkrementiert, wenn eine Folge von Winkelwerten anliegt, bei denen in jedem Quadranten des Einheitskreises mindestens ein Winkelwert erkannt wird, bei dem der zugehörige Vergleichswert den Wert 1 hat, und andernfalls der Schwellwert dekrementiert wird. Es werden vier quadrantenbezogene Quadrantenfehlerwerte berechnet, indem ein Amplitudenfehlerwert genau dann als Quadrantenfehlerwert übernommen wird, wenn der Winkelwert im zugehörigen Quadranten liegt und der Vergleichswert einen Wert von 1 hat. Aus den Quadrantenfehlerwerten und dem Vergleichswert wird eine Phasenänderung dadurch berechnet, daß dp = ((a0 + a2)-(a1 + a3))*vgl gebildet wird. Die Phasenänderung wird letztlich zu einem Phasenkorrekturwert aufaddiert. Nach einer Ausgestaltung der Erfindung erzeugt der Phasenklassifikator, wenn das Vergleichssignal den Wert 1 hat, in Abhängigkeit von der Lage des Winkelwertes im Einheitskreis quadrantenbezogene Speicherfreigabesignale. Das Speicherfreigabesignal, das den Wert 1 hat, liefert über einen Speicher den Amplitudenwert quadrantenbezogen als Quadrantenfehlersignal an die Recheneinheit, die ein Phasenänderungssignal nach der Formel dp = ((a0 + a2)-(a1 + a3))*vgl berechnet.
Die Vorteile der Erfindung bestehen in der Korrektur der Amplituden der Eingangssignale einer digitalen Interpolationseinrichtung bei einem großen zugelassenen Wertebereich dieser Amplituden sowie einer Möglichkeit Nullpunktverschiebungen der Eingangssignale zu korrigieren. Außerdem sollen Phasenfehler der Signale zueinander während der Messung korrigiert werden. Unabhängig von den Amplituden der Eingangssignale wird eine optimale Aussteuerung des analogen Schaltungsteils erreicht. Ein weiterer Vorteil gegenüber rein analogen Amplitudenregelungen besteht in der Möglichkeit, auch bei statischen analogen Eingangssignalen (Frequenz 0) gültige Regelinformationen für Amplitude und Nullage zu erhalten. Im Gegensatz zu Regelungen nach dem Prinzip der Beeinflussung der Energieversorgung von Lichtsendern entfällt die Beschränkung der Anwendung auf optische Systeme. Durch die Wahl der Einstellpunkte am digitalen Schaltungsteil können zusätzlich Fehler, die innerhalb des analogen Eingangsteils auftreten, korrigiert werden. Dies ist besonders für die Phasenkorrektur wichtig, da vor allem bei hohen Interpolationsraten und gleichzeitig hohen Eingangsfrequenzen zusätzliche Phasenfehler durch den Phasengang der analogen Eingangsschaltung entstehen. Die Korrektur der genannten Fehler erfolgt kontinuierlich und nur in Abhängigkeit von den digitalisierten Eingangssignalen. Eine aufwendige Ermittlung, Speicherung und Verarbeitung meßsystemabhängiger Korrekturwerte kann somit entfallen. Ein weiterer Vorteil besteht darin, daß keine speziellen Meßwerte wie Maximum, Minimum und Nulldurchgang eines Signals benötigt werden.
Die Erfindung wird nachfolgend anhand von in einer Zeichnung in vereinfachter Weise dargestellten Ausführungsbeispielen näher erläutert. Dabei zeigen:
1 ein Blockschaltbild einer Interpolationseinrichtung,
2 eine A/D-Umsetzeinrichtung,
3 eine andere A/D-Umsetzeinrichtung,
4 eine weitere A/D-Umsetzeinrichtung,
5 eine weitere A/D-Umsetzeinrichtung,
6 ein Blockschaltbild eines Reglers und
7 ein Blockschaltbild eines Phasenreglers.
1 zeigt einen an sich bekannten Teilungsträger 1 und ein an sich bekanntes Gebersystem 2, die zwischen zwei Objekten, deren Relativlage als Weg oder Winkel zu bestimmen ist, angeordnet sind. Zwei zueinander um 90° phasenverschobene sinusähnliche Analogsignale i1 und i2 repräsentieren die Lage des Gebersystems 2 auf dem Teilungsträger 1. Diese beiden Analogsignale i1 und i2 werden je einer A/D-Umsetzeinrichtung 4 zugeführt. Der Ausgang der ersten A/D-Umsetzeinrichtung 4 ist mit einem Phasenkorrekturglied 5, einem Koordinatentransformationsglied 6 und einem Phasenregler 15 verbunden. Ein Ausgang des Koordinatentransformationsgliedes 6 ist mit einer Auswerteschaltung 7, dem Regler 8 und dem Phasenregler 15, der zweite Ausgang ist mit dem zweiten Eingang des Reglers 8, dem vier D/A-Umsetzer 9 nachgeschaltet sind, und dem Phasenregler 15 verbunden. Die D/A-Umsetzer 9 sind jeweils auf zwei Eingänge der A/D-Umsetzeinrichtungen 4 rückgekoppelt, der Ausgang des Phasenreglers 15 ist auf das Phasenkorrekturglied 5 rückgekoppelt. Der Ausgang der zweiten A/D-Umsetzeinrichtung 4 ist über das Phasenkorrekturglied 5 ebenfalls sowohl mit dem Koordinatentransformationsglied 6 als auch mit dem Phasenregler 15 verbunden. Nach einem Ausführungsbeispiel der Erfindung sind die Ausgänge des Gebersystems 2 jeweils über einen Komparator 13 und über einen gemeinsamen Interpolationszähler 14 mit der Auswerteschaltung 7 verbunden.
Aus den beiden Analogsignalen i1 und i2 wird in der erfindungsgemäßen Interpolationseinrichtung 3 ein Ausgangswert v mit der sich aus dem geforderten Interpolationsgrad ergebenden Auflösung gewonnen, der den vom Gebersystem 2 auf dem Teilungsträger 1 zurückgelegten Drehwinkel oder Weg repräsentiert. Es ist auch möglich, am Ausgang zwei um 90° zueinander verschobene Rechtecksignale u1 und u2 zu erzeugen, in deren Pegelwechsel jeweils eine Änderung des Wertes v und die Richtung dieser Änderung kodiert sind.
Die vom Gebersystem 2 gelieferten Analogsignale i1 und i2 werden in je einer A/D-Umsetzeinrichtung 4 in die digitalen Eingangswerte x und y gewandelt. Die erste A/D-Umsetzeinrichtung 4 wandelt dabei das Signal i1 in einen Wert x, die zweite A/D-Umsetzeinrichtung 4 wandelt das Signal i2 in einen Wert y. Außerdem werden die Analogsignale i1 und i2 von je einem Komparator 13 in Zählereingangssignale zz1 und zz2 umgewandelt, die ihrerseits von dem Interpolationszähler 14 vorzeichenrichtig gezählt werden. Der Zählerausgang bildet einen Quadrantenwert q. Die beiden A/D-Umsetzeinrichtungen 4 arbeiten dabei so, daß eine Beeinflussung des Umsetzergebnisses durch jeweils zwei Steuersignale möglich ist. Die Steuersignale s1 und s2 beeinflussen dabei die Umsetzung des Analogsignals i1 in den digitalen Eingangswert x, die Steuersignale s3 und s4 beeinflussen die Umsetzung des Analogsignals i2 in den digitalen Eingangswert y.
2 zeigt den Aufbau einer A/D-Umsetzeinrichtung 4 anhand eines Blockschaltbildes. In den 3, 4 und 5 sind geringfügig abweichende Ausführungsbeispiele der A/D-Umsetzeinrichtung 4 dargestellt.
Nach 2 kann die Umsetzung der Analogsignale i1 bzw. i2 dadurch erfolgen, daß der maximal mögliche digitale Ausgangswert d eines A/D-Wandlers 10 derjenigen Eingangsspannung zugeordnet wird, die einer von außen veränderbaren Referenzspannung entspricht, und daß der minimal mögliche digitale Ausgangswert d derjenigen Eingangsspannung zugeordnet wird, die einer zweiten Referenzspannung entspricht. Die Steuersignale st1 und st2 der A/D-Umsetzeinrichtung 4 entsprechen dabei den Referenzspannungen des A/D-Wandlers 10, das Analogsignal i wird vom A/D-Wandler 10 in den digitalen Ausgangswert d gewandelt.
3 zeigt eine andere Möglichkeiten der Beeinflussung des Umsetzergebnisses durch die getrennte Beeinflussung von Verstärkung und Nullage durch ein analoges Koeffizientenglied 11 vor dem A/D-Wandler 10. Ein korrigiertes Analogsignal ik ergibt sich aus dem Analogsignal i und den Steuersignalen st1 und st2 so, daß ik = i·st1 + st2 gilt. Im Unterschied zum Ausführungsbeispiel nach 2 wird hier das korrigierte Analogsignal ik dem A/D-Wandler 10 zugeführt von diesem in den digitalen Ausgangswert d gewandelt.
Nach 4 erfolgt die Beeinflussung des Umsetzergebnisses durch ein digitales Koeffizientenglied 12 nach dem A/D-Wandler 10. Am Ausgang des A/D-Wandlers 10 entsteht ein unkorrigierter Digitalwert id, welcher dem digitalen Koeffizientenglied 12 neben den Steuersignalen st1 und st2 zugeführt wird. Im Unterschied zu den Ausführungsbeispielen nach 2 und 3 sind die Steuersignale st1 und st2 Digitalworte. Der digitale Ausgangswert d wird von dem digitalen Koeffizientenglied 12 nach folgender Vorschrift gebildet: d = id·st1 + st2. Dabei besteht das digitale Koeffizientenglied 12 aus geeigneten Multiplikations- und Additionsschaltungen, es kann aber auch softwaremäßig realisiert werden.
5 zeigt ein weiteres Ausführungsbeispiel einer A/D-Umsetzeinrichtung. Es ergibt sich ein korrigiertes Analogsignal ik aus dem Analogsignal i und einem analogen Anteil der Steuersignale st1 und st2 so, daß ik = i·st1a + st2a gilt. Das korrigierte Analogsignal ik wird vom A/D-Wandler 10 in den unkorrigierten Digitalwert id gewandelt und danach einem digitalen Koeffizientenglied 12 neben den digitalen Anteilen der Steuersignale st1 und st2 zugeführt. Der digitale Ausgangswert d wird von dem digitalen Koeffizientenglied 12 nach folgender Vorschrift gebildet: d = id·st1d + st2d. Das digitale Koeffizientenglied 12 besteht aus geeigneten Multiplikations- und Additionsschaltungen, es kann aber auch als Software implementiert werden.
Die von den A/D-Umsetzeinrichtungen 4 berechneten digitalen Eingangswerte x und y werden dem Phasenkorrekturglied 5 (1) zugeführt. Dieses Phasenkorrekturglied 5 berechnet aus den digitalen Eingangswerten x und y und einem Phasenkorrekturwert p einen phasenrichtigen digitalen Eingangswert yk nach yk = x·p + y mittels geeigneter Multiplikations- und Additionsschaltungen. Es ist aber auch möglich, daß x, y, yk und p Variable eines Programms sind.
Der digitale Eingangswert x und der phasenrichtige Eingangswert yk werden sowohl dem Koordinatentransformationsglied 6, welches daraus den Winkelwert w und den Amplitudenfehlerwert a generiert, als auch dem Phasenregler 15 zugeführt. Zur Berechnung von w und a werden x und yk als Koordinaten in einem kartesischen Koordinatensystem aufgefaßt und in Polarkoordinaten umgewandelt. Dabei gilt bekanntermaßen w = arctan (yk/x) und
bzw. a = x² + yk² - asoll. Der Amplitudensollwert asoll ist dabei eine Konstante. Im einfachsten Fall wird die Koordinatentransfornation mittels eines Speichers durchgeführt an dem x und y als Adresse anliegen und a sowie w den Datenbereich darstellen. Andere Möglichkeiten sind an sich bekannte serielle Berechnungsvorschriften der Arcustangensfunktion. Der Amplitudenfehlerwert a wird mit geringer Wortbreite z.B. 2 Bit gebildet. Auch hier ist eine softwaremäßige Realisierung möglich. Die Berechnung der Werte erfolgt nach an sich bekannten Algorithmen für die Arcustangensfunktion und Multiplikation. Der Amplitudenfehlerwert a wird mit einem geringen Wertebereich berechnet, z.B. mit bis zu 4 zugelassenen Werten.
Der Winkelwert w und der Quadrantenwert q werden in der Auswerteschaltung 7 in die Ausgangssignale v und/oder u1 und u2 gewandelt. Die Auswerteschaltung 7 arbeitet so, daß der Winkelwert w und der Quadrantenwert q quadrantenrichtig addiert werden, um den Ausgangswert v zu erhalten. Qadrantenrichtige Addition bedeutet, daß prinzipiell gilt: v = 0.25·q + w. Falls allerdings die sowohl in w als auch in q enthaltenen Quadranteninformationen voneinander abweichen, wird der Wert q um +4 oder -4 geändert, so daß beide Quadranteninformationen wieder gleich sind. Die Differenz zweier aufeinanderfolgender Ausgangswerte v kann mittels eines Zählers in die Rechtecksignale u1 und u2 umkodiert werden. Bei einer Softwarerealisierung sind q, w und v die Variablen des Programms.
Der Amplitudenfehlerwert a sowie der Winkelwert w werden als Wertepaar [a, w] wiederum dem Regler 8 sowie dem Phasenregler 15 zugeführt. Der Regler 8 berechnet daraus neue digitale Referenzwerte r1, r2, r3 und r4, die in jeweils einem nachfolgenden D/A-Umsetzer 9 in die Steuersignale der beiden A/D-Umsetzeinrichtungen s1, s2, s3 und s4 gewandelt werden. Im Ausführungsbeispiel nach 4 können die D/A-Umsetzer 9 entfallen. Der Phasenregler 15 bildet aus a, w, x und yk einen Phasenkorrekturwert p, der wiederum dem Phasenkorrekturglied 5 zugeführt wird. Der Regler 8 und der Phasenregler 15 implementieren die zur Berechnung der Referenzwerte und des Phasenkorrekturwertes notwendigen mathematischen Funktionen mittels einer dazu entworfenen digitalen Schaltung und/oder eines Prozessors mit einer dazu notwendigen Genauigkeit. Die Referenzwerte r1, r2, r3 und r4 sowie der Phasenkorrekturwertes p ändern sich nicht mehr, wenn alle Wertepaare [a, w] Polarkoordinaten auf dem Einheitskreis repräsentieren. In diesem Fall zeigen die digitalen Signale x und yk einen zeitlichen Verlauf, der zwei sinusförmigen genau um 90° zueinander verschobenen Signalen entspricht, deren Amplituden beide den Wert 1 besitzen und die keine Verschiebung der Nullage aufweisen.
6 zeigt den Aufbau des Reglers 8 anhand eines Blockschaltbildes. Bei einer Softwarerealisierung mittels DSP, Mikroprozessor oder -controller stellen die einzelnen Blöcke entsprechende Programmschritte dar. Die Winkelwerte w werden einem Klassifikator 16 zugeführt, der daraus die Zugehörigkeitswerte z1, z2, z3 und z4 berechnet. Die benötigten mathematischen Funktionen legen den Einfluß der vier Referenzwerte r1, r2, r3, r4 auf das Gesamtverhalten der Interpolationseinrichtung 3 in Abhängigkeit vom Winkelwert w fest und sind abhängig vom jeweils gewählten Ausführungsbeispiel der A/D-Umsetzeinrichtung (4). In den Multiplikatoren 17 werden diese Zugehörigkeitswerte mit dem Amplitudenfehlerwert a multipliziert. Die aus dieser Multiplikation resultierenden Korrekturwerte k1, k2, k3 und k4 werden in den Integratoren 18 zu den Referenzwerten r1, r2, r3 und r4 aufintegriert. Diese Integratoren müssen dabei für den Fall, daß der zugehörige Korrekturwert k den Wert 0 besitzt, am Ausgang einen konstanten Wert liefern. Aus diesem Grund ist an dieser Stelle nur ein digitales Integrationsverfahren (Hard- oder Software) geeignet. Die Integratoren 18 können auch durch Mittelwertbildner, im einfachsten Fall durch Up-Down-Zähler, realisiert werden. Der Aufwand dieses Reglers 8 ist sehr gering, da sowohl der Amplitudenfehlerwert a als auch die Korrekturwerte k1, k2, k3 und k4 nur eine Wortbreite von 2 Bit besitzen. Die Referenzwerte r1, r2, r3 und r4 ändern sich nicht mehr, wenn alle Wertepaare [a, w] Polarkoordinaten auf dem Einheitskreis repräsentieren.
7 zeigt den Aufbau des Phasenreglers 15. Der digitale Eingangswert x und der phasenrichtige digitale Eingangswert yk sowie ein Schwellwert sw werden einem Abstandsvergleicher 19 zugeführt. Dieser liefert ein binäres Vergleichssignal vgl, welches gleich 1 ist, wenn der Wert von |x|-|yk|, kleiner als der Schwellwert sw ist. Das Vergleichssignal vgl sowie der Winkelwert w werden einem Phasenklassifikator 20 zugeführt, der daraus eine Schwellwertänderung dsw sowie vier Speicherfreigabesignale e0, e1, e2 und e3 zuordnet. Außerdem wird der Vergleichswert vgl einer Recheneinheit 23 zugeführt. Die Funktion des Phasenklassifikators 20 ist wie folgt: Das Signal e0 wird genau dann 1, wenn der Winkelwert w im ersten Quadranten des Einheitskreises liegt und das Vergleichssignal vgl den Wert 1 hat. Das Signal e1 wird genau dann 1, wenn der Winkelwert w im zweiten Quadranten des Einheitskreises liegt und das Vergleichssignal vgl den Wert 1 hat. Das Signal e2 wird genau dann 1, wenn der Winkelwert w im dritten Quadranten des Einheitskreises liegt und das Vergleichssignal vgl den Wert 1 hat. Das Signal e3 wird genau dann 1, wenn der Winkelwert w im vierten Quadranten des Einheitskreises liegt und das Vergleichssignal vgl den Wert 1 hat. In allen anderen Fällen nehmen die Freigabesignale den Wert 0 an. Der Wert der Schwellwertänderung dsw nimmt den Wert -1 genau dann an, wenn eine Folge von Winkelwerten w anliegt, bei denen in jedem Quadrant des Einheitskreises mindestens ein Winkelwert w erkannt wird, bei dem der zugehörige Vergleichswert vgl den Wert 1 hat, andernfalls wird die Schwellwertänderung dsw +1. Das Signal dsw wird mit einem Zähler 21 verbunden, dessen Ausgangswert der Schwellwert sw ist. Dieser Zähler zählt aufwärts, wenn dsw den Wert 1 besitzt, bei einem Wert -1 am Signal dsw zählt dieser abwärts, jedoch nicht tiefer als bis zu einem Wert von 2. Die Speicherfreigabesignale e0, e1, e2 und e3 werden mit je einem Speicher 22 verbunden, an deren Dateneingängen der Amplitudenfehlerwert a anliegt. Die Speicherausgänge bilden die Quadrantenfehlersignale a0, a1, a2 und a3. Dabei wird der Amplitudenfehlerwert a genau dann an das Quadrantenfehlersignal a0 übertragen, wenn das Speicherfreigabesignal e0 den Wert 1 besitzt, er wird genau dann an das Quadrantenfehlersignal a1 übertragen, wenn das Speicherfreigabesignal e1 den Wert 1 besitzt, nur wenn das Speicherfreigabesignal e2 den Wert 1 besitzt wird er an das Quadrantenfehlersignal a2 übertragen und er wird genau dann an das Quadrantenfehlersignal a3 übertragen, wenn Speicherfreigabesignal e3 den Wert 1 besitzt. Die Quadrantenfehlersignale a0, a1, a2 und a3 werden ihrerseits neben dem Vergleichssignal vgl mit der Recheneinheit 23 verbunden. Die Recheneinheit berechnet daraus die Phasenänderung dp nach der festen Formel dp = ((a0 + a2)-(a1 + a3))*vgl. Die Phasenänderung dp wird 0, wenn das Signal vgl den Wert 0 besitzt, andernfalls zeigt es die Lage einer Ellipse an, die die Signale x und yk im Einheitskreis bilden. In einem Integrator 24 wird die Phasenänderung dp zum Phasenkorrekturwert p integriert. Dieser Faktor muß konstant bleiben, wenn dp den Wert 0 besitzt.
Bei einer Softwarerealisierung mittels DSP, Mikroprozessor oder -controller stellen die einzelnen Blöcke entsprechende Programmschritte dar. So wird im Phasenregler 15 wird ein Verfahren zur Phasenreglung realisiert:

1) Es wird ein Vergleichswert berechnet, der gleich 1 ist, wenn die Betragsdifferenz |x|-|yk| des digitalen Eingangswertes (x) und des phasenrichtigen digitalen Eingangswertes (yk) kleiner als ein Schwellwert sw ist, und sonst 0 wird.
2) Es wird der Schwellwert sw inkrementiert, wenn eine Folge von Winkelwerten w anliegt, bei denen in jedem Quadrant des Einheitskreises mindestens ein Winkelwert w erkannt wird, bei dem der zugehörige Vergleichswert Wert 1 hat, andernfalls wird der Schwellwert sw dekrementiert.
3) Es werden vier quadrantenbezogene Quadrantenfehlerwerte berechnet, indem ein Amplitudenfehlerwert a genau dann als Quadrantenfehlerwert übernommen wird, wenn der Winkelwert w im zugehörigen Quadranten liegt und der Vergleichswert einen Wert von 1 hat.
4) Es wird aus den Quadrantenfehlerwerten und dem Vergleichswert eine Phasenänderung dadurch berechnet, daß dp = ((a0 + a2)-(a1 + a3))*vgl gebildet wird.
5) Die Phasenänderung wird zu einem Phasenkorrekturwert p aufaddiert.

1: Teilungsträger
2: Gebersystem
3: Interpolationseinrichtung
4: A/D-Umsetzeinrichtung
5: Phasenkorrekturglied
6: Koordinatentransformationsglied
7: Auswerteschaltung
8: Regler
9: D/A-Umsetzer
10: A/D-Wandler
11: analoges Koeffizientenglied
12: digitales Koeffizientenglied
13: Komparator
14: Interpolationszähler
15: Phasenregler
16: Klassifikator
17: Multiplikator
18: Integrator
19: Abstandsvergleicher
20: Phasenklassifikator
21: Zähler
22: Speicher
23: Recheneinheit
24: Integrator
i1, i2: Analogsignale
v: Ausgangswert
u1, u2: Rechtecksignale
x, y: digitale Eingangswerte
zz1, zz2: Zählereingangssignale
q: Quadrantenwert
s1, s2, s3, s4: Steuersignale
st1, st2: Steuersignale einer A/D-Umsetzeinrichtung
d: digitaler Ausgangswert
ik: korrigiertes Analogsignal
id: unkorrigierter Digitalwert
p: Phasenkorrekturwert
yk: phasenrichtiger digitaler Eingangswert
w: Winkelwert
a: Amplitudenfehlerwert
asoll: Amplitudensollwert
r1, r2, r3, r4: digitale Referenzwerte
z1, z2, z3, z4: Zugehörigkeitswerte
k1, k2, k3, k4: Korrekturwerte
sw: Schwellwert
vgl: Vergleichssignal
dsw: Schwellwertänderung
a0, a1, a2, a3: Quadrantenfehlersignale
e0, e1, e2, e3: Speicherfreigabesignale
dp: Phasenänderung

Claims

Digitale Interpolationseinrichtung, bestehend aus zwei A/D-Umsetzeinrichtungen für die analogen Eingangssignale, denen ein Koordinatentransformationsglied, das den digitalen Eingangswerten einen Winkelwert und einen Amplitudenwert zuordnet, nachgeschaltet ist, wobei dieses Koordinatentransformationsglied sowohl mit einer aus dem Winkelwert die Ausgangssignale erzeugenden Auswerteschaltung als auch mit einem Regler, welcher vier Referenzwerte berechnet, die von jeweils einem D/A-Umsetzer in Steuersignale, die ihrerseits auf die A/D-Umsetzeinrichtungen zurückgeführt sind, gewandelt werden, verbunden ist, dadurch gekennzeichnet, daß zur Korrektur der Phasenlage der digitalen Eingangswerte (x, y) zwischen den A/D-Umsetzeinrichtungen (4), und dem Koordinatentransformationsglied (6) ein Phasenkorrekturglied (5) angeordnet ist und daß sowohl einer der digitalen Eingangswerte (x) und der andere durch das Phasenkorrekturglied (5) korrigierte phasenrichtige digitale Eingangswert (yk), als auch der Amplitudenfehlerwert (a) und der Winkelwert (w) als Ausgangssignale des Koordinatentransformationsgliedes (6) über einen Phasenregler (15) durch den Phasenkorrekturwert (p) auf das Phasenkorrekturglied (5) rückgekoppelt sind.
Digitale Interpolationseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jedes Analogsignal (i1, i2) sowohl je einer der A/D-Umsetzeinrichtungen (4) als auch über jeweils einen Komparator (13) einem Interpolationszähler (14) zugeführt wird, der seinerseits mit der Auswerteschaltung (7) verbunden ist.
Digitale Interpolationseinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die A/D-Umsetzeinrichtung (4) ein A/D-Wandler (10) ist, wobei die Steuersignale (st1, st2) der A/D-Umsetzeinrichtung (4) den Referenzspannungen des A/D-Wandlers (10) entsprechen.
Digitale Interpolationseinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die A/D-Umsetzeinrichtung (4) ein A/D-Wandler (10) ist, dem ein analoges Koeffizientenglied (11) vorgeschaltet ist, wobei die Steuersignale (st1, st2) der A/D-Umsetzeinrichtung (4) dem A/D-Wandler (10) als korrigiertes Analogsignal (ik) zugeführt werden.
Digitale Interpolationseinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die A/D-Umsetzeinrichtung (4) ein A/D-Wandler (10) ist, dem ein digitales Koeffizientenglied (12) nachgeschaltet ist, wobei die Steuersignale (st1, st2) der A/D-Umsetzeinrichtung (4) dem digitalen Koeffizientenglied (12) als Digitalworte zugeführt werden, das den digitalen Ausgangswert (d) nach folgender Vorschrift bildet d = id·st1 + st2.
Digitale Interpolationseinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die A/D-Umsetzeinrichtung (4) ein A/D-Wandler (10) ist, dem sowohl ein analoges Koeffizientenglied (11) vorgeschaltet, als auch ein digitales Koeffizientenglied (12) nachgeschaltet ist, wobei die Steuersignale (st1, st2) der A/D-Umsetzeinrichtung (4) sowohl dem analogen Koeffizientenglied (11) als auch dem digitalen Koeffizientenglied (12) zugeführt werden.
Digitale Interpolationseinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß für den Ausgangswert des analogen Koeffizientengliedes (11), das korrigierte Ausgangssignal (ik), ik = i·st1a + st2a und für den Ausgangswert des digitalen Koeffizientengliedes (12), den digitalen Ausgangswert (d), d = id·st1d + st2d gilt.
Digitale Interpolationseinrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Regler (8) aus einem Klassifikator (16) besteht, der den Winkelwerten (w) Zugehörigkeitswerte (z1, z2, z3, z4) zuweist, die in Verbindung mit dem Amplitudenfehlerwert (a) über Multiplikatoren (17) und Integratoren (18) digitale Referenzwerte (r1, r2, r3, r4) ergeben.
Digitale Interpolationseinrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Phasenregler (15) aus einem Abstandsvergleicher (19), einem Phasenklassifikator (20), einem Zähler (21), vier Speichern (22), einer Recheneinheit (23) und einem Integrator (24) besteht, wobei der digigate Eingangswert (x), der phasenrichtige digitale Eingangswert (yk) und ein Schwellwert (sw) dem Abstandsvergleicher (19), der mit dem Phasenklassifikator (20) und der Recheneinheit (23) verbunden ist, zugeführt werden, der Winkelwert (w) und das Ausgangssignal des Abstandsvergleichers (19) als Vergleichssignal (vgl) dem Phasenklassifikator (20) zugeführt werden, wobei das Vergleichssignal (vgl) dann 1 ist, wenn der Wert von |x|-|yk| kleiner als der Schwellwert (sw) ist, und der Phasenklassifikator (20) sowohl vier Speicherfreigabesignale (e0, e1, e2, e3) erzeugt, die über die Speicher (22) und die Recheneinheit (23) dem Integrator (24), dessen Ausgang konstant ist, wenn sein Eingang den Wert Null hat, zugeführt werden, als auch ein Signal zur Schwellwertänderung (dsw), das über den Zähler (21) den Schwellwert (sw) darstellt.
Digitale Interpolationseinrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß im Phasenregler (15) ein Vergleichswert berechnet wird, der gleich 1 ist, wenn die Betragsdifferenz |x|-|yk| des digitalen Eingangswertes (x) und des phasenrichtigen digitalen Eingangswertes (yk) kleiner als ein Schwellwert (sw) ist, und sonst 0 wird, daß der Schwellwert (sw) inkrementiert wird, wenn eine Folge von Winkelwerten (w) anliegt, bei denen in jedem Quadranten des Einheitskreises mindestens ein Winkelwert (w) erkannt wird, bei dem der zugehörige Vergleichswert den Wert 1 hat, und andernfalls der Schwellwert (sw) dekrementiert wird, daß vier quadrantenbezogene Quadrantenfehlerwerte berechnet werden, indem ein Amplitudenfehlerwert (a) genau dann als Quadrantenfehlerwert übernommen wird, wenn der Winkelwert (w) im zugehörigen Quadranten liegt und der Vergleichswert einen Wert von 1 hat, daß aus den Quadrantenfehlerwerten und dem Vergleichswert eine Phasenänderung (dp) dadurch berechnet wird, daß dp = ((a0 + a2)-(a1 + a3))*vgl gebildet wird, und daß die Phasenänderung (dp) zu einem Phasenkorrekturwert (p) aufaddiert wird.
Digitale Interpolationseinrichtung nach Anspruch 9, dadurch gekennzeichnet, daß der Phasenklassifikator (20), wenn das Vergleichssignal (vgl) den Wert 1 hat, in Abhängigkeit von der Lage des Winkelwertes (w) im Einheitskreis quadrantenbezogene Speicherfreigabesignale (e0, e1, e2, e3) erzeugt, daß das Speicherfreigabesignal, das den Wert 1 hat, den Amplitudenwert (a) quadrantenbezogen als Quadrantenfehlersignal (a0, a1, a2, a3) an die Recheneinheit (23) liefert, die ein Phasenänderungssignal (dp) nach der Formel dp = ((a0 + a2)-(a1 + a3))*vgl berechnet.
Digitale Interpolationseinrichtung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, jede der Komponenten Phasenkorrekturglied (5), Koordinatentransformationsglied (6), Auswerteschaltung (7), Regler (8), digitales Koeffizientenglied (12), Phasenregler (15), Phasenklassifikator (20), Zähler (21), Speicher (22), Recheneinheit (23) und Integrator (24) hardware- oder softwaremäßig realisiert ist.