DE102004033990B3

DE102004033990B3 - Auswerteverfahren für ein analoges Erstsignal und ein analoges Zweitsignal sowie hiermit korrespondierende Auswerteschaltung

Info

Publication number: DE102004033990B3
Application number: DE102004033990A
Authority: DE
Inventors: Hans-Georg Dr. Köpken
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 2004-07-14
Filing date: 2004-07-14
Publication date: 2006-04-13
Anticipated expiration: 2024-07-15
Also published as: US7411530B2; JP2008506935A; WO2006005714A2; WO2006005714A3; JP4708427B2; US20070245196A1

Abstract

Zwei Analogsignale sind bei zeitlich gleichförmiger Bewegung eines sich relativ zu einem ortsfesten Element bewegenden Elements (1) im Wesentlichen sinusförmig und gegeneinander um etwa 90 DEG phasenversetzt. Durch sie ist eine Istlage (p) des sich bewegenden Elements (1) relativ zum ortsfesten Element ermittelbar. Bei Bewegung des sich bewegenden Elements (1) mit einer Maximalgeschwindigkeit (vmax) weisen die Analogsignale eine korrespondierende Maximalfrequenz (fM) auf. Die Signale werden von Sensoreinheiten (4, 5) erfasst und AD-Wandlern (7, 8) zugeführt. Diese digitalisieren die Signale mit einer Abtastfrequenz (fA) und führen korrespondierende Digitalsignale einem als Hardwareschaltung ausgebildeten Auswertungsblock (9) zu. Die Abtastfrequenz (fA) der AD-Wandler (7, 8) ist mehr als zweimal so groß wie die Maximalfrequenz (fM). Die Digitalsignale werden innerhalb des Auswertungsblocks (9) einem Rechenblock (15) zugeführt, der in Echtzeit einen mit den Digitalsignalen korrespondierenden Arcustangens (alpha) errechnet. Der Auswertungsblock (9) ermittelt ferner anhand der Digitalsignale in Echtzeit Korrekturwerte (O1, O2, A, phi) für die Digitalsignale.

Description

Die vorliegende Erfindung betrifft ein Auswerteverfahren für ein analoges Erstsignal und ein analoges Zweitsignal, wobei bei zeitlich gleichförmiger Bewegung eines sich relativ zu einem ortsfesten Element bewegenden Elements die Analogsignale im wesentlichen sinusförmig und gegeneinander um etwa 90° phasenversetzt sind, wobei mittels der Analogsignale eine Istlage des sich bewegenden Elements relativ zum ortsfesten Element ermittelbar ist, wobei bei Bewegung des sich bewegenden Elements mit einer Maximalgeschwindigkeit die Analogsignale eine korrespondierende Maximalfrequenz aufweisen. Die vorliegende Erfindung betrifft ferner eine korrespondierende Auswerteschaltung.
Derartige Auswerteschaltungen werden meist als sogenannte inkrementelle Lagegeber bezeichnet. Bei ihnen werden das Erst- und das Zweitsignal meist als Cosinus- und Sinussignal bezeichnet. Durch Auswerten der Nulldurchgänge der Signale wird – auf eine Signalperiode genau – eine Groblage ermittelt. Durch Auswerten auch der Werte von Cosinus- und Sinussignal selbst kann – innerhalb einer Signalperiode – eine Feinlage bestimmt werden. Die Feinlage α ergibt sich zu α = arctan(y'/x') für x' > 0 α = π + arctan (y'/x') für x' < 0 α = π/2 sign y' für x' = 0. x' und y' sind dabei Signale, die aus dem Cosinussignal und dem x und dem Sinussignal y (bzw. dem Erstsignal x und dem Zweitsignal y) durch Korrektur um Offset-, Amplituden- und Phasenfehler O1, O2, A, φ ermittelt wurden. Unter Vernachlässigung sonstiger Fehlerquellen gilt also x = cosα – O1 y = Asin(α – φ) – O2

Die Verfahren und Schaltungen sind allgemein bekannt. Beispielhaft wird auf die DE 100 19 500 A1 oder die EP 0 489 936 B1 der Anmelderin sowie auf die DE 195 02 399 A1 verwiesen. Auch der DE-C-197 47 753, der DE-C-43 31 151, der DE-A-199 34 478 und der DE-T2-698 20 330 sind derartige Verfahren und Schaltungen zu entnehmen. Insbesondere die DE-A-199 34 478 offenbart dabei auch ein Realisierung als Hardwareschaltung.

Derartige Auswerteverfahren und die korrespondierenden Auswerteschaltungen werden insbesondere zur Lageerfassung von Drehgebern eingesetzt. Bei ihnen erfasst je eine Sensoreinheit das analoge Erstsignal bzw. das analoge Zweitsignal und führt es je einem AD-Wandler zu. Jeder AD-Wandler liest das ihm zugeführte Analogsignal mit einer Abtastfrequenz ein, digitalisiert es und führt ein korrespondierendes Digitalsignal einem Auswertungsblock zu. Der Auswertungsblock ermittelt anhand der Digitalsignale einen mit den Digitalsignalen korrespondierenden Arcustangens sowie Korrekturwerte für das Erst- und das Zweitsignal.

Auch aus dem Aufsatz „Oversamplingverfahren zur Verbesserung der Erfassung von Lage und Drehzahl an elektrischen Antrieben mit inkrementellen Gebersystemen" von Roland Kirchberger und Bernhard Hiller, beide ISW Stuttgart, ist ein derartiges Auswerteverfahren bekannt. Bei diesem Verfahren, von dem die vorliegende Erfindung ausgeht, ist der Auswertungsblock als Hardwareschaltung ausgebildet. Das Ermitteln des Arcustangens erfolgt mittels einer in einem Speicher hinterlegten Tabelle in Echtzeit. Die Abtastfrequenz der AD-Wandler ist mindestens viermal so groß wie die Maximalfrequenz. Bei der in dem Fachaufsatz beschriebenen Schaltung liegt sie bei einem Megahertz.

Das Auswerteverfahren des Fachaufsatzes und die korrespondierende Auswerteschaltung stellen gegenüber den zuvor genannten konventionellen Auswerteverfahren bzw. Auswerteschaltungen bereits einen erheblichen Fortschritt dar. Die Auswerteschaltung benötigt aber einen großen Speicherbedarf, da die Arcustangenswerte in Form einer Look-up-Tabelle im Speicher hinterlegt sind.

Die Aufgabe der vorliegenden Erfindung besteht darin, die Auswerteschaltung und das Auswerteverfahren des letztgenannten Standes der Technik derart weiterzuentwickeln, dass der Speicher entfallen kann und eine einfache Integration in bestehende Reglersysteme möglich ist.

Die Aufgabe wird für das Auswerteverfahren dadurch gelöst,

– dass die Digitalsignale innerhalb des Auswertungsblocks einem schaltungstechnisch realisierten Rechenblock zugeführt werden, der den Arcustangens in Echtzeit errechnet,
– dass einer Synchronisationsschaltung ein Taktsignal mit einer Taktfrequenz zugeführt wird,
– dass die Synchronisationsschaltung anhand der Taktfrequenz die Abtastfrequenz nachregelt, so dass die Abtastfrequenz ein ganzzahliges Vielfaches der Taktfrequenz ist, und
– dass die Synchronisationsschaltung die Abtastfrequenz den AD-Wandlern und dem Auswertungsblock zuführt.

Hiermit korrespondierend wird die Aufgabe für die Auswerteschaltung dadurch gelöst,

– dass der Auswertungsblock intern einen schaltungstechnisch realisierten Rechenblock aufweist, dem die Digitalsignale zugeführt werden und der den Arcustangens in Echtzeit errechnet,
– dass einer Synchronisationsschaltung ein Taktsignal mit einer Taktfrequenz zugeführt wird,
– dass die Synchronisationsschaltung anhand der Taktfrequenz die Abtastfrequenz nachregelt, so dass die Abtastfrequenz ein ganzzahliges Vielfaches der Taktfrequenz ist, und
– dass die Synchronisationsschaltung die Abtastfrequenz den AD-Wandlern und dem Auswertungsblock zuführt.

Es ist möglich, die Analogwerte bereits vor den Digitalisieren um die Korrekturwerte zu korrigieren. Vorzugsweise aber ist zwischen den AD-Wandlern und dem Auswertungsblock ein als Hardwareschaltung ausgebildeter Korrekturwertaufschaltungsblock angeordnet, führt der Auswertungsblock die Korrekturwerte dem Korrekturwertaufschaltungsblock zu und korrigiert der Korrekturwertaufschaltungsblock die Digitalsignale um die Korrekturwerte und gibt die korrigierten Digitalsignale an den Auswertungsblock aus.

Das Ermitteln der Korrekturwerte kann z. B. dadurch erfolgen,

– dass der Rechenblock anhand der ihm zugeführten Digitalsignale auch eine korrespondierende Vektorlänge errechnet,
– dass der Rechenblock den Arcustangens und die Vektorlänge einem als Hardwareschaltung ausgebildeten Korrekturwertermittlungsblock zuführt,
– dass der Korrekturwertermittlungsblock eine Anzahl von Registern aufweist, denen jeweils ein Winkelbereich zugeordnet ist,
– dass der Korrekturwertermittlungsblock anhand des Arcustangens dasjenige der Register auswählt, in dessen Winkelbereich der Argustangens liegt,
– dass der Korrekturwertermittlungsblock die Vektorlänge in dem ausgewählten Register abspeichert und
– dass der Korrekturwertermittlungsblock die Korrekturwerte anhand der in den Registern abgespeicherten Vektorlängen aktualisiert.

Prinzipiell ist es möglich, die Korrekturwerte mit jeder Abspeicherung einer neuen Vektorlänge zu aktualisieren. Vorzugsweise aber setzt der Korrekturwertermittlungsblock bei jedem Abspeichern einer Vektorlänge ein dem ausgewählten Register zugeordnetes Flag, aktualisiert die Korrekturwerte nur dann, wenn alle Flags gesetzt sind, und setzt in Verbindung mit dem Aktualisieren der Korrekturwerte alle Flags zurück. Denn dann ist eine stabilere Ermittlung der Korrekturwerte möglich.

Die Ermittlung der Korrekturwerte ist besonders einfach, wenn der Korrekturwertermittlungsblock die Korrekturwerte in internen Speichern abspeichert, zum Aktualisieren der Korrekturwerte zunächst anhand der in den Registern abgespeicherten Vektorlängen in einer als Hardwareschaltung ausgebildeten Änderungswertermittlungsschaltung Korrekturwertänderungswerte errechnet und die Korrekturwertänderungswerte in Akkumulatoren auf die Korrekturwerte aufaddiert und als neue Korrekturwerte abspeichert.

Das Ermitteln der Korrekturwerte ist dabei noch einfacher, wenn der Korrekturwertermittlungsblock anhand der in den Registern abgespeicherten Vektorlängen zunächst in Summen- und Differenzbildnern durch Summen- und Differenzbildung Grundkorrekturwerte errechnet, die Grundkorrekturwerte in Multiplizierern mit Wichtungsfaktoren multipliziert und die Korrekturwertänderungswerte den mit den Wichtungsfaktoren multiplizierten Grundkorrekturwerten entsprechen.

Wenn die Winkelbereiche der Register, anhand derer der Korrekturwertermittlungsblock die Korrekturwerte aktualisiert, in ihrer Gesamtheit weniger als 360°, insbesondere nur 180° oder weniger, abdecken, ist die Korrekturwertermittlung noch stabiler.

Das erfindungsgemäße Auswerteverfahren arbeitet umso besser, je größer das Verhältnis von Abtastfrequenz zu Maximalfrequenz ist. Die Abtastfrequenz ist daher vorzugsweise nicht nur mehr als zweimal so groß wie die Maximalfrequenz, sondern z. B. mindestens viermal, achtmal oder sogar sechzehnmal so groß wie die Maximalfrequenz.

Die Korrekturwerte umfassen vorzugsweise zwei Offsetkorrekturwerte für das Erst- und das Zweitsignal, mindestens einen Amplitudenkorrekturwert und mindestens einen Phasenkorrekturwert. Denn dann sind alle systematischen Fehler korrigierbar, wodurch eine genauere Lageauflösung erreichbar ist.

Aufgrund der erfindungsgemäßen Vorgehensweise ist es somit nicht erforderlich, innerhalb des Auswertungsblocks auch einen Geschwindigkeitsistwert zu ermitteln. Vielmehr ist es ausreichend, nur die Istlage des sich bewegenden Elements zu ermitteln und auszugeben.

Insbesondere ist es möglich, dass die Synchronisationsschaltung auf Grund einer Flanke des Taktsignals ein Triggersignal an den Auswertungsblock ausgibt und der Auswertungsblock bei Anliegen des Triggersignals eine Istlage des sich bewegenden Elements ermittelt und ausgibt.

Wenn der Auswertungsblock mehrere anhand des Arcustangens ermittelte Lagen des sich bewegenden Elements mittelt und der Mittelwert der Istlage entspricht, ist eine genauere Ermittlung der Istlage möglich, da Rauschen reduziert wird.

Wenn der Auswerteblock den Arcustangens auf einen Winkelsprung überwacht und einen auftretenden Winkelsprung bei der Ermittlung der Istlage berücksichtigt, ist die Mittelung mehrerer Arcustangenswerte auch dann korrekt durchführbar, wenn ein Winkelsprung auftritt.

Wenn die Analogsignale vor dem Digitalisieren mit einer Grenzfrequenz tiefpassgefiltert werden, die zwischen der Maximalfrequenz und der Abtastfrequenz liegt, ist eine noch genauere Ermittlung des Arcustangens möglich. Vorzugsweise sind daher den AD-Wandlern entsprechende Tiefpassfilter vorgeordnet. Prinzipiell könnten aber auch die AD-Wandler selbst intrinsisch derartige Tiefpasseigenschaften aufweisen.

Die Ausgestaltung des Rechenblocks ist prinzipiell beliebig. Vorzugsweise aber ist er als sogenannter CORDIC-Block ausgebildet. Derartige Hardwareschaltungen sind z. B. aus dem Fachaufsatz „A survey of CORDIC algorithms for FPGA based computers" von Ray Andraka oder aus dem „CORDIC Reference Design" der Firma ALTERA bekannt.

Das erfindungsgemäße Auswerteverfahren ist somit ausnahmslos mit Elementen realisierbar, die als Hardwareschaltung ausgebildet sein können. Ein umfangreicher Speicher für eine Lookup-Table wird nicht mehr benötigt. Es ist daher insbesondere möglich, dass der Auswertungsblock als integrierter Schalt kreis, insbesondere als anwendungsspezifischer integrierter Schaltkreis, ausgebildet ist.

Weitere Vorteile und Einzelheiten ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispiels in Verbindung mit den Zeichnungen. Dabei zeigen in Prinzipdarstellung:
1 ein Übersichtsschaltbild einer erfindungsgemäßen Auswerteschaltung,
2 einen Teil der Auswerteschaltung von 1,
3 einen Korrekturwertaufschaltungsblock,
4 eine mögliche schaltungstechnische Realisierung des Korrekturwertaufschaltungsblocks von 3,
5 eine mögliche schaltungstechnische Realisierung eines Rechenblocks,
6 eine mögliche schaltungstechnische Realisierung eines Eingangsteils eines Korrekturwertermittlungsblocks,
7 bis 10 mögliche schaltungstechnische Realisierungen von Ausgangsteilen des Korrekturwertermittlungsblocks und
11 eine Zuordnung von Winkelbereichen zu Registern.
Gemäß 1 soll eine Bewegung – hier eine Drehbewegung – eines Elements 1 erfasst werden, das bezüglich eines weiteren Elements bewegt. Hierzu ist mit dem sich bewegenden Element 1 eine Geberscheibe 2 verbunden, auf der Markierungselemente 3 angebracht sind. Die Markierungselemente 3 werden von zwei Sensoreinheiten 4, 5 z.B. optisch abgetastet.
Die Sensoreinheiten 4, 5 sind Bestandteile des ortsfesten Elements, bezüglich dessen das sich bewegende Element 1 bewegbar ist. Sie liefern ein analoges Erstsignal und ein analoges Zweitsignal. Beide Signale sind bei zeitlich gleichförmiger Bewegung der Geberscheibe 2 relativ zum ortsfesten Element im Wesentlichen sinusförmig und um ca. 90° gegeneinander phasenversetzt. Anhand der Gebersignale ist somit innerhalb einer Periode der beiden Signale eine Lage des sich bewegenden Elements 1 relativ zum ortsfesten Element ermittelbar. Die Verfahren zum Ermitteln der Lage sind dabei allgemein bekannt. In Verbindung mit einer ebenfalls allgemein bekannten Nulldurchgangserkennung ist somit auch eine Istlage p des sich bewegenden Elements 1 ohne Weiteres ermittelbar.
Auf der Geberscheibe 2 ist eine Vielzahl von Markierungselementen 3 angeordnet, z.B. ca. 1000 bis ca. 2000 Markierungsstriche. Pro Umdrehung der Geberscheibe 2 weisen das Erst- und das Zweitsignal somit eine mit der Vielzahl von Markierungselementen 3 korrespondierende Anzahl von Perioden auf.
Das sich bewegende Element 1 weist in jedem Betriebszustand eine Geschwindigkeit v auf, deren Betrag in der Regel jeden Wert zwischen Null und einer Maximalgeschwindigkeit vmax annehmen kann. Die Maximalgeschwindigkeit vmax kann z.B. bei 6000 Umdrehungen pro Minute bzw. 100 Umdrehungen pro Sekunde liegen. Somit weisen die von den Sensoreinheiten 4, 5 erfassten Signale eine Maximalfrequenz fM auf, die – je nach Anzahl der vorhandenen Markierungselemente 3 – zwischen 100 und 200 kHz liegt.
Zum Auswerten des Erst- und des Zweitsignals nebst nachfolgendem Ermitteln der Istlage p der Geberscheibe 2 ist gemäß 1 eine Auswerteschaltung 6 vorhanden. Diese weist zwei AD-Wandler 7, 8 und einen Auswertungsblock 9 sowie eine Synchronisationsschaltung 10 auf.
Der Synchronisationsschaltung 10 wird von einer übergeordneten Steuerung 11 ein Taktsignal T zugeführt, das eine Taktfrequenz fT von z. B. etwa 8 kHz aufweist. Die Synchronisationsschaltung 10 weist intern einen Frequenzregler 12 auf, z. B. eine phasenverriegelte Schleife 12 (PLL12). Sie regelt daher eine Abtastfrequenz fA derart nach, dass die Abtastfrequenz fA ein ganzzahliges Vielfaches der Taktfrequenz fT ist, z.B. das 240- bis 250-fache der Taktfrequenz fT. Die Abtastfrequenz fA liegt daher z. B. bei rund 1,9 bis 2 MHz.
Für den Fall, dass die Geberscheibe 2 1000 Markierungselemente 3 aufweist und die Maximalgeschwindigkeit vmax 100 Umdrehungen pro Sekunde beträgt, ist die Abtastfrequenz fA somit rund neunzehn- bis zwanzigmal so groß und damit insbesondere mehr als sechzehnmal so groß wie die Maximalfrequenz fM. Aber auch wenn die Geberscheibe 2 2000 Markierungselemente 3 aufweist und die Maximalgeschwindigkeit vmax 100 Umdrehungen pro Sekunde beträgt, ist die Abtastfrequenz fA immer noch mehr als achtmal so groß wie die Maximalfrequenz fM.
Zur Glättung der den AD-Wandlern 7, 8 zugeführten Analogsignale sind den AD-Wandlern 7, 8 Tiefpassfilter 13, 14 vorgeordnet. Die Tiefpassfilter 13, 14 führen eine Tiefpassfilterung der Analogsignale durch. Die Tiefpassfilterung erfolgt dabei mit einer Grenzfrequenz fG, die zwischen der Maximalfrequenz fM und der Abtastfrequenz fA liegen sollte. Beispielsweise kann die Grenzfrequenz fG zwischen 250 kHz und 1 MHz liegen, z.B. bei 300 bis 600 kHz.
Die Synchronisationsschaltung 10 führt die Abtastfrequenz fA den AD-Wandlern 7, 8 und dem Auswertungsblock 9 zu. Die AD-Wandler 7, 8 und der Auswertungsblock 9 werden also mit der Abtastfrequenz fA getaktet. Insbesondere lesen die AD-Wandler 7, 8 mit der Abtastfrequenz fA jeweils die ihnen von den Sensoreinheiten 4, 5 zugeführten Analogsignale ein und digitalisieren sie. Die digitalisierten Signale geben sie an den Auswertungsblock 9 aus.
Der Auswertungsblock 9 ist – dies wird nachstehend noch näher erläutert werden – als Hardwareschaltung ausgebildet. Er kann insbesondere als integrierter Schaltkreis ausgebildet sein, z.B. als anwendungsspezifischer integrierter Schaltkreis. Er ermittelt anhand der Digitalsignale einen korrespondierenden Arcustangens α und Korrekturwerte O1, O2, A, φ für das Erst- und das Zweitsignal. Die Ermittlung des Arcustangens α und der Korrekturwerte O1, O2, A, φ durch den Auswertungsblock 9 erfolgt dabei in Echtzeit.
Der Auswertungsblock 9 weist gemäß 2 intern einen Rechenblock 15 und einen Korrekturwertermittlungsblock 16 auf. Weiterhin weist er einen Periodenzähler 17 und einen Mittelwertbildner 18 auf. Dem Periodenzähler 17 werden die Vorzeichen der Digitalsignale zugeführt. Er ermittelt eine Groblage der Geberscheibe 2.
Dem Rechenblock 15 ist ein Korrekturwertaufschaltungsblock 19 vorgeordnet. Der Korrekturwertaufschaltungsblock 19 ist also zwischen den AD-Wandlern 7, 8 und dem Rechenblock 15 angeordnet. Er ist ebenfalls als Hardwareschaltung ausgebildet. Dem Korrekturwertaufschaltungsblock 19 werden einerseits von den AD-Wandlern 7, 8 die Digitalsignale und andererseits vom Korrekturwertermittlungsblock 16 die Korrekturwerte O1, O2, A, φ zugeführt. Der Korrekturwertaufschaltungsblock 19 korrigiert die von den AD-Wandlern 7, 8 ausgegebenen Digitalsignale um die Korrekturwerte O1, O2, A, φ und gibt die korrigierten Digitalsignale an den Rechenblock 15 aus. Die Korrekturwerte O1, O2, A, φ umfassen

– für das Erst- und das Zweitsignal je einen Offsetkorrekturwert O1, O2,
– für mindestens eines dieser beiden Signale, hier das Zweitsignal, einen Amplitudenkorrekturwert A und
– für mindestens eines der Signale, hier ebenfalls das Zweitsignal, einen Phasenkorrekturwert φ.

Gemäß 3 weist der Korrekturwertaufschaltungsblock 19 drei Addierer 20 bis 22 und zwei Multiplizierer 23, 24 auf. Den Addierern 20 und 21 werden die noch unkorrigierten Digitalsignale und die Offsetkorrekturwerte O1, O2 zugeführt. Dem Multiplizierer 23 werden das offsetkorrigierte digitale Zweitsignal und der Amplitudenkorrekturwert A zugeführt. Dem Multiplizierer 24 werden das offsetkorrigierte digitale Erstsignal und der Phasenkorrekturwert φ zugeführt. Das Ausgangssignal des Multiplizierers 24 und das offset- und amplitudenkorrigierte digitalisierte Zweitsignal werden dem Addierer 22 zugeführt. Die Ausgangssignale der Addierer 20 und 22 entsprechen den korrigierten Digitalsignalen. Sie werden dem Rechenblock 15 zugeführt.
Wie bereits erwähnt, ist der Korrekturwertaufschaltungsblock 19 als Hardwareschaltung ausgebildet. 4 zeigt nun eine mögliche schaltungstechnische Realisierung des Korrekturwertaufschaltungsblocks 19.
Gemäß 4 sind z.B. die Addierer 20, 21 und 22 als 16-Bit-Addierer ausgebildet. Den Addierern 20 und 21 sind Register 401 vorgeordnet, den Addierern 20 und 22 Register 402 nachgeordnet. Den Registern 401 werden die unkorrigierten Digitalsignale zugeführt, den Registern 402 die korrigierten Digitalsignale. Die Offsetkorrekturwerte O1 und O2 werden den Addierern 20 und 21 direkt zugeführt.
Der Multiplizierer 23 weist intern einen 32-Bit-Addierer 403 auf, dem ein Register 404 nachgeordnet ist. Dem Register 404 ist ein Bitbreitenreduzierer 405 nachgeordnet. Der Bitbreitenreduzierer 405 reduziert die Bitbreite des Ausgangssignals des Registers 404 von 32 auf 16 Bit, nämlich auf die höchstwertigen 16 Bit.
Der Amplitudenkorrekturwert A wird bei Anliegen eines Ladesignals L in ein Schieberegister 406 geladen. Liegt das Ladesignal L hingegen nicht an, wird mit jedem Takt der Abtastfrequenz fA der Inhalt des Schieberegisters 406 bitweise ausgelesen. Das jeweils ausgelesene Bit wird einem Undgatter-Array 407 zugeführt, das ebenfalls 16 Bit breit ist. Dem Undgatter-Array 407 wird weiterhin das Ausgangssignal des Addierers 21 zugeführt. Das Ausgangssignal des Undgatter-Arrays 407 wird über einen Bitbreitenerweiterer 408 dem Addierer 403 zugeführt.
Das Ausgangssignal des Registers 404 wird weiterhin einem Bitschieber 409 zugeführt, der das ihm zugeführte Signal um eine Stelle (= 1 Bit) verschiebt. Das Ausgangssignal des Bitschiebers 409 wird über ein weiteres Undgatter-Array 410 wieder auf den Addierer 403 zurückgeführt, solange an dem weiteren Undgatter-Array 410 kein Löschsignal C anliegt.
Der Multiplizierer 24 ist ähnlich aufgebaut wie der Multiplizierer 23. Lediglich die ihm zugeführten Eingangswerte und somit auch das von ihm ausgegebene Ausgangssignal sind verschieden von denen des Multiplizierers 23. Denn dem Multiplizierer 23 werden das offsetkorrigierte digitale Zweitsignal und der Amplitudenkorrekturwert A zugeführt, während dem Multiplizierer 24 das offsetkorrigierte digitale Erstsignal und der Phasenkorrekturwert φ zugeführt werden. Weiterhin kann der Phasenkorrekturwert φ auch negativ sein, weshalb der Addierer des Multiplizierers 24 auf Subtraktion umschaltbar sein muss. Im Übrigen sind aber die Ausführungen zum Multiplizierer 23 auch für den Multiplizierer 24 analog gültig. Von einer Detailerläuterung der Funktionsweise des Multiplizierers 24 kann daher nachfolgend abgesehen werden.
Der Rechenblock 15 ist ebenfalls als Hardwareschaltung ausgebildet. Er kann z.B. als sogenannter CORDIC-Block ausgebildet sein. 5 zeigt eine mögliche schaltungstechnische Realisierung eines solchen CORDIC-Blocks.
Gemäß 5 werden die korrigierten Digitalsignale Selektoren 501 zugeführt. Den Selektoren 501 sind dabei Inverter 502 vorgeordnet, so dass den Selektoren 501 auch die negierten Digitalsignale zugeführt werden.
Das korrigierte Zweitsignal wird weiterhin einem Vorzeichenermittler 503 zugeführt, dessen Ausgangssignal die Selektoren 501 steuert, so dass diese entweder das korrigierte digitalisierte Erstsignal und das korrigierte digitalisierte Zweitsignal oder aber die hierzu inversen Signale durchschalten.
Den Selektoren 501 sind schließlich noch Bitbreitenerweiterer 504 nachgeordnet, welche die Ausgangssignale der Selektoren 501 von 16 auf z.B. 18 Bit erweitern.
Das Ausgangssignal des Vorzeichenermittlers 503 wird ferner einem weiteren Selektor 505 zugeführt, dem als Eingangssignale in binärer Darstellung die Zahlenwerte π und 0 zugeführt werden. Diese Signale sind bereits beim Zuführen zum Selektor 505 18 Bit breit.
Die Ausgangssignale der Bitbreitenerweiterer 504 und des Selektors 505 werden weiteren Selektoren 506 zugeführt. Den weiteren Selektoren 506 werden dabei als zweite Eingangssignale die Ausgangssignale von Addierern/Subtrahierern 507 zugeführt. Als Steuersignal wird den weiteren Selektoren 506 ein Ladesignal zugeführt, auf Grund dessen jeweils zu Beginn eines neuen Rechenzyklus die Werte aus den Blöcken 504 bzw. 505 übernommen werden. Je nach Wert des Steuersignals werden die einen oder die anderen der den weiteren Selektoren 506 zugeführten Eingangssignale Registern 508 zugeführt.
Soweit es die korrigierten Digitalsignale betrifft, werden die Ausgangssignale der Register 508 zum Einen direkt je einem der Addierer/Subtrahierer 507 und zum Anderen über Bitschieber 509 über Kreuz dem jeweils anderen Addierer/Subtraierr 507 zugeführt. In den Bitschiebern 509 werden die Ausgangssignale der Register 508 um eine Anzahl i Stellen geschoben. Die Anzahl i durchläuft dabei während eines Rechenzyklus nacheinander die Werte 0, 1 usw. bis 15.
Das Ausgangssignal des Registers 508, das im Signalpfad des digitalisierten Erstsignals angeordnet ist, wird weiterhin einem Vorzeichenermittler 510 zugeführt. Das Ausgangssignal des Vorzeichenermittlers 510 wird – teilweise über einen Inverter 511 – den Addierern/Subtrahierern 507 als Steuersignal zugeführt. Dieses Steuersignal legt also fest, ob die Addierer/Subtrahierer 507 die ihnen zugeführten Eingangssignale miteinander addieren oder voneinander subtrahieren.
Das Ausgangssignal des Registers 508, das im verbleibenden Signalpfad angeordnet ist, wird direkt dem zugeordneten Addierer/Subtrahierer 507 zugeführt. Diesem Addierer/Subtrahierer 507 werden als zweite Eingangssignale nacheinander die Inhalte der Speicherzellen eines kleinen Festwertspeichers 512 zugeführt. Der Festwertspeicher 512 weist dabei z. B. nur 16 Speicherzellen auf, die ihrerseits eine Bitbreite von 16 Bit aufweisen. Dem Festwertspeicher 512 ist daher ein Bitbreitenerweiterer 513 nachgeordnet, der die Bitbreite des Signals von 16 auf 18 Bit vergrößert. Welcher der Inhalte des Festwertspeichers 512 ausgelesen wird, wird durch dieselbe Anzahl i bestimmt, welche auch bestimmt, um wie viele Bit die Bitschieber 509 die ihnen zugeführten Signale schieben.
Die Ausgangssignale der Register 508, die im Signalpfad des digitalen Zweitsignals bzw. in dem verbleibenden Signalpfad angeordnet sind, werden Bitbreitenreduzierern 514 zugeführt, welche die Bitbreite der ihnen zugeführten Signale von 18 auf 16 Bit reduzieren. Diese bitbreitenreduzierten Signale werden jeweils am Ende eines Rechenzyklus in Register 515 eingespeichert. Die aus diesen Registern 515 ausgelesenen Signale sind die Nutzsignale des CORDIC-Blocks 15. Das eine dieser beiden Signale entspricht der Quadratwurzel aus der Summe der Quadrate von Erstsignal und Zweitsignal. Es korrespondiert also mit einer Vektorlänge r. Das andere dieser Signale entspricht einem Winkel α, der durch das Erstsignal und das Zweitsignal bestimmt ist, also dem Arcustangens α.
Der Rechenblock 15 errechnet somit – ohne Hinzuziehen einer umfangreichen Lookup-Tabelle oder dergleichen – anhand der ihm zugeführten Digitalsignale in Echtzeit sowohl den korres pondierenden Arcustangens α als auch den Betrag r eines korrespondierenden Vektors, also die Wurzel aus der Summe der Quadrate von Erstsignal und Zweitsignal. Dieser Betrag r wird nachfolgend als Vektorlänge r gezeichnet.
Der Rechenblock 15 führt gemäß 2 jede von ihm ermittelte Vektorlänge r und jeden korrespondierenden Arcustangens α dem Korrekturwertermittlungsblock 16 zu. Bezüglich des Arcustangens α ist es dabei ausreichend, wenn dem Korrekturwertermittlungsblock 16 nur die höchstwertigen Bit des Arcustangens α zugeführt werden, z.B. die drei, vier oder fünf höchsten Bit des Arcustangens α.
Der Korrekturwertermittlungsblock 16 ist gemäß den 6 bis 10 ebenfalls als Hardwareschaltung ausgebildet. Er weist gemäß 6 eine Anzahl von Registern 25 auf, hier z.B. acht Register 25. Jedem Register 25 ist – siehe ergänzend 11 – ein Winkelbereich α1 ... α8 zugeordnet. Die Winkelbereiche α1 ... α8 sind vorzugsweise untereinander gleich groß. Sie sind vorzugsweise durch Winkellücken β1 ... β8 voneinander getrennt. Auch die Winkellücken β1 ... β8 sind vorzugsweise untereinander gleich groß. Vorzugsweise sind sie sogar ebenso groß wie die Winkelbereiche α1 ... α8.
Wenn dem Korrekturwertermittlungsblock 16 eine Vektorlänge r und ein Arcustangens α (bzw. dessen höchstwertige Bits) zugeführt werden, wählt der Korrekturwertermittlungsblock 16 mittels eines Selektors 25' anhand des Arcustangens α dasjenige der Register 25 aus, in dessen Winkelbereich α1 ... α8 der Arcustangens α liegt. In diesem Register 25 speichert der Korrekturwertermittlungsblock 16 die Vektorlänge r ab. Ferner setzt der Korrekturwertermittlungsblock 16 bei jedem Abspeichern der Vektorlänge r in einem der Register 25 ein Flag 26, das dem jeweiligen Register 25 zugeordnet ist. Dies gilt auch, falls das betreffende Flag 26 bereits vor dem Abspeichern der Vektorlänge r in dem ausgewählten Register 25 gesetzt gewesen sein sollte.
Der Korrekturwertermittlungsblock 16 prüft mittels eines Auslöseelements 26', ob alle Flags 26 gesetzt sind. Wenn alle Flags 26 gesetzt sind (und nur dann), aktualisiert der Korrekturwertermittlungsblock 16 anhand der in den Registern 25 abgespeicherten Vektorlängen r die Korrekturwerte O1, O2, A, φ. In Verbindung mit dem Aktualisieren der Korrekturwerte O1, O2, A, φ setzt er auch die Flags 26 zurück.
Das Aktualisieren der Korrekturwerte O1, O2, A, φ geschieht z.B. bezüglich des Offsetkorrekturwerts O1 für das Erstsignal gemäß 7 wie folgt:
Der Korrekturwertermittlungsblock 16 weist intern einen Speicher 27 auf, in dem der Offsetkorrekturwert O1 für das Erstsignal abgespeichert ist. Der Speicher 27 ist dabei vorzugsweise als Akkumulator ausgebildet, der einen Summenbildner 28 und ein Register 29 aufweist. Optional kann dabei zwischen dem Summenbildner 28 und dem Register 29 ein Begrenzer 30 angeordnet sein.
Einem Differenzbildner 31 werden zwei der in den Registern 25 hinterlegten Vektorlängen r zugeführt. Die diesen Registern 25 zugeordneten Winkelbereiche α1, α5 sind gegeneinander um 180° versetzt. Es sind diejenigen Winkelbereiche α1, α5, in denen – siehe wieder 11 – idealerweise die Nulldurchgänge des Zweitsignals liegen.
Der Differenzbildner 31 errechnet die Differenz der beiden ihm zugeführten Vektorlängen r, also einen Grundkorrekturwert O1' für den Offsetkorrekturwert O1 des Erstsignals. Dieser Grundkorrekturwert O1' wird einem Multiplizierer 32 zugeführt, der dem Differenzbildner 31 nachgeordnet ist. Den Multiplizierer 32 wird weiterhin ein Wichtungsfaktor w1 zugeführt. Der Wichtungsfaktor w1 ist in aller Regel deutlich kleiner als 1. Er liegt vorzugsweise im Bereich zwischen 0,01 und 0,3, z.B. zwischen 0,03 und 0,15. Er kann alternativ fest bestimmt oder parametrierbar sein. Idealerweise liegt er bei 1/8, 1/16 oder 1/32.
Der Multiplizierer 32 multipliziert den ihm zugeführten Grundkorrekturwert O1' mit dem Wichtungsfaktor w1 und führt das Produkt dem Summenbildner 28 des Akkumulators 27 zu. Das Produkt des Grundkorrekturwerts O1' mit dem Wichtungsfaktor w1 entspricht also einem Korrekturwertänderungswert O1'' für den Offsetkorrekturwert O1 des Erstsignals.
Der Differenzbildner 31 und der Multiplizierer 32 bilden somit eine Änderungswertermittlungsschaltung 33, mittels derer der Korrekturwertänderungswert O1'' ermittelt wird. Im Akkumulator 27 wird dabei der jeweils ermittelte Korrekturwertänderungswert O1'' auf den zuvor abgespeicherten Offsetkorrekturwert O1 aufaddiert. Das Additionsergebnis wird dann als neuer Offsetkorrekturwert O1 dem Register 29 zugeführt und dort abgespeichert.
In analoger Form ermittelt der Korrekturwertermittlungsblock 16 auch den Offsetkorrekturwert O2 für das Zweitsignal. Die korrespondierende Schaltung ist in 8 dargestellt. Sie entspricht 1:1 der Schaltung von 7. Lediglich die der Schaltung zugeführten Vektorlängen r sind anderen Registern 25 entnommen, nämlich demjenigen der Register 25, denen die Winkelbereiche α3, α7 zugeordnet sind. In diesen Winkelbereichen α3, α7 sollte – siehe 11 – idealerweise das Erstsignal seine Nulldurchgänge aufweisen.
In ähnlicher Weise werden – siehe die 9 und 10 – auch die Korrekturwertänderungswerte A'' und φ'' für den Amplitudenkorrekturwert A und den Phasenkorrekturwert φ des Zweitsignals ermittelt. Die 9 und 10 sind dabei selbsterklärend, so dass nachfolgend von Detailerläuterungen zu den 9 und 10 abgesehen wird. Lediglich ergänzend sei erwähnt, dass die Schaltungen zum Ermitteln der Korrekturwertänderungswerte A'', φ'' nicht nur Differenzbildner 31 und Multiplizierer 32, sondern auch Summenbildner 34 aufweisen.
Wie bereits erwähnt, sind die Winkelbereiche α1 ... α8 der Register 25 durch Winkellücken β1 ... β8 voneinander getrennt. Die Winkelbereiche α1 ... α8 decken somit auch in ihrer Gesamtheit nur weniger als 360° ab. Wenn die Winkellücken β1 ... β8 genauso groß sind wie die Winkelbereiche α1 ... α8, decken sie sogar nur 180° ab. Sogar noch kleinere Überdeckungswinkel (z.B. insgesamt nur 90° oder 120°) sind möglich.
Wie bereits erwähnt, führt die übergeordnete Steuerung 11 der erfindungsgemäßen Auswerteschaltung 6 das Taktsignal T zu, wobei das Taktsignal T die Taktfrequenz fT aufweist und die Taktfrequenz fT typischerweise im niedrigen Kilohertzbereich liegt. Mit derselben Taktfrequenz fT steuert die übergeordnete Steuerung 11 gemäß 1 auch einen Antrieb 35 an, mittels dessen die Bewegung des sich bewegenden Elements 1 beeinflussbar ist. Zur Ermittlung eines ordnungsgemäßen Stellsignals für den Antrieb 35 benötigt die übergeordnete Steuerung 11 für jeden Takt des Taktsignals T unter anderem die Istlage p des sich bewegenden Elements 1.
Die Synchronisationsschaltung 10 gibt daher gemäß 2 auf Grund jeder steigenden Flanke des Taktsignals T (bzw. alternativ auf Grund jeder fallenden Flanke des Taktsignals T) ein Triggersignal irq an den Auswertungsblock 9 aus. Der Auswertungsblock 9 ermittelt daraufhin bei Anliegen des Triggersignals irq die Istlage p des sich bewegenden Elements 1 und gibt diese Istlage p an die übergeordnete Steuerung 11 aus.
Innerhalb des Auswertungsblocks 9 wird das Triggersignal irq dem Mittelwertbildner 18 zugeführt. Der Mittelwertbildner 18 ist dabei ebenfalls als Hardwareschaltung ausgebildet. Ihm werden vom Rechenblock 15 die errechneten Arcustangenswerte α zugeführt. Der Mittelwertbildner 18 ermittelt dann den Mittelwert mehrerer Arcustangenswerte α und gibt diesen Mittelwert zusammen mit einem Zählerwert Z des Periodenzählers 17 als Istlage p aus. Der Zählerwert Z wird dabei in an sich bekannter Weise in dem Periodenzähler 17 ermittelt.
Die im Mittelwertbildner 18 durchzuführende Mittelwertbildueg gestaltet sich besonders einfach, wenn die Anzahl der Arcustangenswerte α, über die gemittelt wird, eine Potenz von zwei ist. Denn dann müssen lediglich die Arcustangenswerte α addiert werden. Das „Dividieren" durch die Anzahl der Arcustangenswerte α kann in diesem Fall durch einfaches Schieben um eine korrespondierende Stellenzahl (z.B. bei acht Arcustangenswerten α um drei Stellen) oder noch einfacher durch entsprechendes „stellenversetztes" Ausgeben des Summenwertes realisiert werden.
Die Vorzeichen der Digitalsignale werden gemäß 2 auch einem Überwachungselement 36 zugeführt. Das Überwachungselement 36 ist ebenfalls Bestandteil des Auswertungsblockes 9 und als Hardwareschaltung ausgebildet. Es überwacht anhand der Vorzeichen der Digitalsignale den Arcustangens α auf einen Winkelsprung. Erkennt das Überwachungselement 36 einen Winkelsprung, gibt es ein korrespondierendes Warnsignal W an den Mittelwertbildner 18 aus. Der Mittelwertbildner 18 kann daher einen auftretenden Winkelsprung bei der Ermittlung der Istlage p berücksichtigen.
Hierzu ist der Mittelwertbildner 18 derart ausgelegt, dass er intern mit mindestens einem Bit mehr arbeitet, als zur Mittelwertbildung als solcher erforderlich ist. Dieses zusätzliche Bit wird dann dazu verwendet, den zulässigen Wertebereich des Mittelwertbildners 18 zu verdoppeln bzw. – bei mehr als einem zusätzlichen Bit – zu vergrößern. Es ist daher möglich, bei Anliegen eines Warnsignals auf den zugeführten Arcustangenswert α einen Zahlenwert zu addieren, der 2π entspricht. Ebenso ist es möglich, von dem zugeführten Arcustangenswert α diesen Zahlenwert zu subtrahieren. Ob der Zahlenwert ad diert oder subtrahiert wird, wird anhand des Warnsignals W entschieden, aus dem somit erkennbar sein muss, ob und gegebenenfalls in welche Richtung der Winkelsprung erfolgt ist.
Mittels der erfindungsgemäßen Vorgehensweise ist es somit nicht mehr erforderlich, einen umfangreichen Speicher vorzusehen, in dem die Arcustangenswerte α – und eventuell auch die Grundkorrekturwerte O1', O2', A1, φ' – tabellarisch hinterlegt sind. Es ist daher leicht möglich, den Auswertungsblock 9 und dessen Komponenten in einen integrierten Schaltkreis zu integrieren bzw. als solchen auszubilden.

Claims

Auswerteverfahren für ein analoges Erstsignal und ein analoges Zweitsignal, wobei bei zeitlich gleichförmiger Bewegung eines sich relativ zu einem ortsfesten Element bewegenden Elements (1) die Analogsignale im wesentlichen sinusförmig und gegeneinander um etwa 90° phasenversetzt sind, wobei mittels der Analogsignale eine Istlage (p) des sich bewegenden Elements (1) relativ zum ortsfesten Element ermittelbar ist, wobei bei Bewegung des sich bewegenden Elements (1) mit einer Maximalgeschwindigkeit (vmax) die Analogsignale eine korrespondierende Maximalfrequenz (fM) aufweisen, – wobei je eine Sensoreinheit (4, 5) das analoge Erstsignal bzw. das analoge Zweitsignal erfasst und je einem AD-Wandler (7, 8) zuführt, – wobei jeder AD-Wandler (7, 8) das ihm zugeführte Analogsignal mit einer Abtastfrequenz (fA) einliest und digitalisiert und ein korrespondierendes Digitalsignal einem als Hardwareschaltung ausgebildeten Auswertungsblock (9) zuführt, – wobei der Auswertungsblock (9) anhand der Digitalsignale in Echtzeit einen mit den Digitalsignalen korrespondierenden Arcustangens (α) und Korrekturwerte (O1, O2, A, φ) für das Erst- und das Zweitsignal ermittelt, – wobei die Abtastfrequenz (fA) der AD-Wandler (7, 8) mehr als zweimal so groß wie die Maximalfrequenz (fM) ist, dadurch gekennzeichnet, – dass die Digitalsignale innerhalb des Auswertungsblocks (9) einem schaltungstechnisch realisierten Rechenblock (15) zugeführt werden, der den Arcustangens (α) in Echtzeit errechnet, – dass einer Synchronisationsschaltung (10) ein Taktsignal (T) mit einer Taktfrequenz (fT) zugeführt wird, – dass die Synchronisationsschaltung (10) anhand der Taktfrequenz (fT) die Abtastfrequenz (fA) nachregelt, so dass die Abtastfrequenz (fA) ein ganzzahliges Vielfaches der Taktfrequenz (fT) ist, und – dass die Synchronisationsschaltung (10) die Abtastfrequenz (fA) den AD-Wandlern (7, 8) und dem Auswertungsblock (9) zuführt.
Auswerteverfahren nach Anspruch 1, dadurch gekennzeichnet, – dass zwischen den AD-Wandlern (7, 8) und dem Auswertungsblock (9) ein als Hardwareschaltung ausgebildeter Korrekturwertaufschaltungsblock (19) angeordnet ist, – dass der Auswertungsblock (9) die Korrekturwerte (O1, O2, A, φ) dem Korrekturwertaufschaltungsblock (19) zuführt und – dass der Korrekturwerteaufschaltungsblock (19) die Digitalsignale um die Korrekturwerte (O1, O2, A, φ) korrigiert und die korrigierten Digitalsignale an den Auswertungsblock (9) ausgibt.
Auswerteverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, – dass der Rechenblock (15) anhand der ihm zugeführten Digitalsignale auch eine korrespondierende Vektorlänge (r) errechnet, – dass der Rechenblock (15) den Arcustangens (α) und die Vektorlänge (r) einem als Hardwareschaltung ausgebildeten Korrekturwertermittlungsblock (16) zuführt, – dass der Korrekturwertermittlungsblock (16) eine Anzahl von Registern (25) aufweist, denen jeweils ein Winkelbereich (α1 ... α8) zugeordnet ist, – dass der Korrekturwertermittlungsblock (16) anhand des Arcustangens (α) dasjenige der Register (25) auswählt, in dessen Winkelbereich (α1 ... α8) der Arcustangens (α) liegt, – dass der Korrekturwertermittlungsblock (16) die Vektorlänge (r) in dem ausgewählten Register (25) abspeichert und – dass der Korrekturwertermittlungsblock (16) die Korrekturwerte (O1, O2, A, φ) anhand der in den Registern (25) abgespeicherten Vektorlängen (r) aktualisiert.
Auswerteverfahren nach Anspruch 3, dadurch gekennzeichnet, – dass der Korrekturwertermittlungsblock (16) bei jedem Abspeichern einer Vektorlänge (r) ein dem ausgewählten Register (25) zugeordnetes Flag (26) setzt, – dass der Korrekturwertermittlungsblock (16) die Korrekturwerte (O1, O2, A, φ) nur dann aktualisiert, wenn alle Flags (26) gesetzt sind, und – dass der Korrekturwertermittlungsblock (16) in Verbindung mit dem Aktualisieren der Korrekturwerte (O1, O2, A, φ) alle Flags (26) zurücksetzt.
Auswerteverfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, – dass der Korrekturwertermittlungsblock (16) die Korrekturwerte (O1, O2, A, φ) in internen Speichern (27) abspeichert, – dass der Korrekturwertermittlungsblock (16) zum Aktualisieren der Korrekturwerte (O1, O2, A, φ) zunächst anhand der in den Registern (25) abgespeicherten Vektorlängen (r) in einer als Hardwareschaltung ausgebildeten Änderungswertermittlungsschaltung (33) Korrekturwertänderungswerte (O1'', O2'', A'', φ'') errechnet und – dass der Korrekturwertermittlungsblock (16) die Korrekturwertänderungswerte (O1'', O2'', A'', φ'') in Akkumulatoren (27) auf die Korrekturwerte (O1'', O2'', A, φ) aufaddiert und als neue Korrekturwerte (O1, O2, A, φ) abspeichert.
Auswerteverfahren nach Anspruch 5, dadurch gekennzeichnet, – dass der Korrekturwertermittlungsblock (16) anhand der in den Registern (25) abgespeicherten Vektorlängen (r) zunächst in Summen- und Differenzbildnern (34, 31) durch Summen- und Differenzbildung Grundkorrekturwerte (O1', O2', A', φ') errechnet, – dass der Korrekturwertermittlungsblock (16) die Grundkorrekturwerte (O1', O2', A', φ') in Multiplizierern (32) mit Wichtungsfaktoren (w1 ... w4) multipliziert und – dass die Korrekturwertänderungswerte (O1'', O2'', A'', φ'') den mit den Wichtungsfaktoren (w1 ... w4) multiplizierten Grundkorrekturwerten (O1', O2', A', φ') entsprechen.
Auswerteverfahren nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass die Winkelbereiche (α1 ... α8) der Register (25), anhand derer der Korrekturwertermittlungsblock (16) die Korrekturwerte (O1, O2, A, φ) aktualisiert, in ihrer Gesamtheit weniger als 360° abdecken, insbesondere nur 180° oder weniger.
Auswerteverfahren nach einem der obigen Ansprüche, dadurch gekennzeichnet, dass die Abtastfrequenz (fA) mindestens viermal so groß wie die Maximalfrequenz (fM) ist.
Auswerteverfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Abtastfrequenz (fA) mindestens achtmal so groß wie die Maximalfrequenz (fM) ist.
Auswerteverfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Abtastfrequenz (fA) mindestens sechzehnmal so groß wie die Maximalfrequenz (fM) ist.
Auswerteverfahren nach einem der obigen Ansprüche, dadurch gekennzeichnet, dass die Korrekturwerte (O1, O2, A, φ) für das Erst- und das Zweitsignal zwei Offsetkorrekturwerte (O1, O2), mindestens einen Amplitudenkorrekturwert (A) und mindestens einen Phasenkorrekturwert (φ) umfassen.
Auswerteverfahren nach einem der obigen Ansprüche, dadurch gekennzeichnet, dass die Synchronisationsschaltung (10) auf Grund einer Flanke des Taktsignals (T) ein Triggersignal (irq) an den Auswertungsblock (9) ausgibt und dass der Auswertungsblock (9) bei Anliegen des Triggersignals (irq) die Istlage (p) des sich bewegenden Elements (1) ermittelt und ausgibt.
Auswerteverfahren nach Anspruch 12, dadurch gekennzeichnet, dass der Auswertungsblock (9) mehrere anhand des Arcustangens (α) ermittelte Lagen des sich bewegenden Elements (1) mittelt und dass der Mittelwert der Istlage (p) entspricht.
Auswerteverfahren nach Anspruch 13, dadurch gekennzeichnet, dass der Auswertungsblock (9) den Arcustangens (α) auf einen Winkelsprung überwacht und einen auftretenden Winkelsprung bei der Ermittlung der Istlage (p) berücksichtigt.
Auswerteverfahren nach einem der obigen Ansprüche, dadurch gekennzeichnet, dass die Analogsignale vor dem Digitalisieren mit einer Grenzfrequenz (fG) tiefpassgefiltert werden und dass die Grenzfrequenz (fG) zwischen der Maximalfrequenz (fM) und der Abtastfrequenz (fA) liegt.
Auswerteschaltung für ein analoges Erstsignal und ein analoges Zweitsignal, wobei bei zeitlich gleichförmiger Bewegung eines sich relativ zu einem ortsfesten Element bewegenden Elements (1) die Analogsignale im wesentlichen sinusförmig und gegeneinander um etwa 90° phasenversetzt sind, wobei mittels der Analogsignale eine Istlage (p) des sich bewegenden Elements (1) relativ zum ortsfesten Element ermittelbar ist, wobei bei Bewegung des sich bewegenden Elements (1) mit einer Maximalgeschwindigkeit (vmax) die Analogsignale eine korrespondierende Maximalfrequenz (fM) aufweisen, mit zwei AD-Wandlern (7, 8) und einem Auswertungsblock (9), – wobei den AD-Wandlern (7, 8) das analoge Erstsignal bzw. das analoge Zweitsignal sowie eine Abtastfrequenz (fA) zuführbar sind, – wobei von den AD-Wandlern (7, 8) die ihnen zugeführten Analogsignale mit der Abtastfrequenz (fA) einlesbar und digitalisierbar sind, – wobei von den AD-Wandlern (7, 8) mit den ihnen zugeführten Analogsignale korrespondierende Digitalsignale ausgebbar sind, – wobei der Auswertungsblock (9) als Hardwareschaltung ausgebildet ist, – wobei die AD-Wandler (7, 8) zum Zuführen der von ihnen ausgegebenen Digitalsignale mit dem Auswertungsblock (9) verbunden sind, – wobei der Auswertungsblock (9) derart ausgebildet ist, dass er anhand der ihm zugeführten Digitalsignale in Echtzeit einen mit den Digitalsignalen korrespondierenden Arcustangens (α) und Korrekturwerte (O1, O2, A, φ) für das Erst- und das Zweitsignal ermittelt, – wobei die Abtastfrequenz (fA) der AD-Wandler (7, 8) mehr als zweimal so groß wie die Maximalfrequenz (fM) ist, dadurch gekennzeichnet, – dass der Auswertungsblock (9) intern einen schaltungstechnisch realisierten Rechenblock (15) aufweist, dem die Digitalsignale zugeführt werden und der den Arcustangens (α) in Echtzeit errechnet, – dass einer Synchronisationsschaltung (10) ein Taktsignal (T) mit einer Taktfrequenz (fT) zugeführt wird, – dass die Synchronisationsschaltung (10) anhand der Taktfrequenz (fT) die Abtastfrequenz (fA) nachregelt, so dass die Abtastfrequenz (fA) ein ganzzahliges Vielfaches der Taktfrequenz (fT) ist, und – dass die Synchronisationsschaltung (10) die Abtastfrequenz (fA) den AD-Wandlern (7, 8) und dem Auswertungsblock (9) zuführt.
Auswerteschaltung nach Anspruch 16, dadurch gekennzeichnet, – dass zwischen den AD-Wandlern (7, 8) und dem Auswertungsblock (9) ein als Hardwareschaltung ausgebildeter Korrekturwertaufschaltungsblock (19) angeordnet ist, – dass dem Korrekturwertaufschaltungsblock (19) vom Auswertungsblock (9) die Korrekturwerte (O1, O2, A, φ) und von den AD-Wandlern (7, 8) die Digitalsignale zugeführt werden, – dass der Korrekturwertaufschaltungsblock (19) die Digitalsignale um die Korrekturwerte (O1, O2, A, φ) korrigiert und – dass der Korrekturwertaufschaltungsblock (19) die korrigierten Digitalsignale an den Auswertungsblock (9) ausgibt.
Auswerteschaltung nach Anspruch 16 oder 17, dadurch gekennzeichnet, – dass der Rechenblock (15) anhand der ihm zugeführten Digitalsignale auch eine korrespondierende Vektorlänge (r) errechnet, – dass der Rechenblock (15) den Arcustangens (α) und die Vektorlänge (r) einem als Hardwareschaltung ausgebildeten Korrekturwertermittlungsblock (16) zuführt, – dass der Korrekturwertermittlungsblock (16) eine Anzahl von Registern (25) aufweist, denen jeweils ein Winkelbereich (α1 ... α8) zugeordnet ist, – dass der Korrekturwertermittlungsblock (16) anhand des Arcustangens (α) dasjenige der Register (25) auswählt, in dessen Winkelbereich (α1 ... α8) der Arcustangens (α) liegt, – dass der Korrekturwertermittlungsblock (16) die Vektorlänge (r) in dem ausgewählten Register (25) abspeichert und – dass der Korrekturwertermittlungsblock (16) die Korrekturwerte (O1, O2, A, φ) anhand der in den Registern (25) abgespeicherten Vektorlängen (r) aktualisiert.
Auswerteschaltung nach Anspruch 18, dadurch gekennzeichnet, – dass jedem Register (25) ein Flag (26) zugeordnet ist, – dass der Korrekturwertermittlungsblock (16) bei jedem Abspeichern einer Vektorlänge (r) das dem ausgewählten Register (25) zugeordnete Flag (26) setzt, – dass der Korrekturwertermittlungsblock (16) die Korrekturwerte (O1, O2, A, φ) nur dann aktualisiert, wenn alle Flags (26) gesetzt sind, und – dass der Korrekturwertermittlungsblock (16) in Verbindung mit dem Aktualisieren der Korrekturwerte (O1, O2, A, φ) alle Flags (26) zurücksetzt.
Auswerteschaltung nach Anspruch 18 oder 19, dadurch gekennzeichnet, – dass der Korrekturwertermittlungsblock (16) intern Speicher (27) aufweist, in denen der Korrekturwertermittlungsblock (16) die Korrekturwerte (O1, O2, A, φ) abspeichert, – dass der Korrekturwertermittlungsblock (16) eine als Hardwareschaltung ausgebildete Änderungswertermittlungsschaltung (33) aufweist, mittels derer der Korrekturwertermittlungsblock (16) Korrekturwertänderungswerte (O1'', O2'', A'', φ'') errechnet, und – dass die Speicher (27) als Akkumulatoren ausgebildet sind, in denen die Korrekturwertänderungswerte (O1'', O2'', A'', φ'') auf die Korrekturwerte (O1, O2, A, φ) aufaddiert und als neue Korrekturwerte (O1, O2, A, φ) abgespeichert werden.
Auswerteschaltung nach Anspruch 20, dadurch gekennzeichnet, – dass die Änderungswertermittlungsschaltung (33) Summen- und Differenzbildner (34, 31) zum Ermitteln von Grundkorrekturwerten (O1', O2', A', φ') aufweist, denen die in den Registern (25) abgespeicherten Vektorlängen (r) zugeführt werden, – dass den Summen- und Differenzbildnern (34, 31) Multiplizierer (32) nachgeordnet sind, denen die Grundkorrekturwerte (O1', O2', A', φ') und Wichtungsfaktoren (w1 ... w4) zugeführt werden und – dass die Multiplizierer (32) anhand der Grundkorrekturwerte (O1', O2', A', φ') und der Wichtungsfaktoren (w1 ... w4) die Korrekturwertänderungswerte (O1'', O2'', A'', φ'') errechnen.
Auswerteschaltung nach einem der Ansprüche 18 bis 21, dadurch gekennzeichnet, dass die Winkelbereiche (α1 ... α8) der Register (25), an hand derer der Korrekturwertermittlungsblock (16) die Korrekturwerte (O1, O2, A, φ) aktualisiert, in ihrer Gesamtheit weniger als 360° abdecken, insbesondere nur 180° oder weniger.
Auswerteschaltung nach einem der Ansprüche 16 bis 22, dadurch gekennzeichnet, dass die Abtastfrequenz (fA) mindestens viermal so groß wie die Maximalfrequenz (fM) ist.
Auswerteschaltung nach Anspruch 23, dadurch gekennzeichnet, dass die Abtastfrequenz (fA) mindestens achtmal so groß wie die Maximalfrequenz (fM) ist.
Auswerteschaltung nach Anspruch 24, dadurch gekennzeichnet, dass die Abtastfrequenz (fA) mindestens sechzehnmal so groß wie die Maximalfrequenz (fM) ist.
Auswerteschaltung nach einem der Ansprüche 17 bis 26, dadurch gekennzeichnet, dass die Korrekturwerte (O1, O2, A, φ) für das Erst- und das Zweitsignal zwei Offsetkorrekturwerte (O1, O2), mindestens einen Amplitudenkorrekturwert (A) und mindestens einen Phasenkorrekturwert (φ) umfassen.
Auswerteschaltung nach einem der Ansprüche 16 bis 26, dadurch gekennzeichnet, dass die Synchronisationsschaltung (10) auf Grund einer Flanke des Taktsignals (T) ein Triggersignal (irq) an den Auswertungsblock (9) ausgibt und dass der Auswertungsblock (9) bei Anliegen des Triggersignals (irq) die Istlage (p) des sich bewegenden Elements (1) ermittelt und ausgibt.
Auswerteschaltung nach Anspruch 27, dadurch gekennzeichnet, dass dem Rechenblock (15) ein Mittelwertbildner (18) zum Ermitteln der Istlage (p) des sich bewegenden Elements (1) durch Mittelwertbildung von mehreren anhand des Arcustangens (α) errechneten Lagen des sich bewegenden Elements (1) nachgeordnet ist.
Auswerteschaltung nach Anspruch 28, dadurch gekennzeichnet, – dass der Auswertungsblock (9) ein Überwachungselement (36) zum Überwachen des Arcustangens (α) auf einen Winkelsprung aufweist, – dass das Überwachungselement (36) im Falle eines Winkelsprungs ein entsprechendes Signal an den Mittelwertbildner (18) ausgibt und – dass der Mittelwertbildner (18) den Winkelsprung bei der Ermittlung der Istlage (p) berücksichtigt.
Auswerteschaltung nach einem der Ansprüche 16 bis 29, dadurch gekennzeichnet, dass den AD-Wandlern (7, 8) Tiefpassfilter (13, 14) vorgeordnet sind und dass die Tiefpassfilter (13, 14) eine Grenzfrequenz (fG) aufweisen, die zwischen der Maximalfrequenz (fM) und der Abtastfrequenz (fA) liegt.
Auswerteschaltung nach einem der Ansprüche 16 bis 30, dadurch gekennzeichnet, dass der Rechenblock (15) als CORDIC-Block ausgebildet ist.
Auswerteschaltung nach einem der Ansprüche 16 bis 31, dadurch gekennzeichnet, dass der Auswertungsblock (9) als integrierter Schaltkreis, insbesondere als anwendungsspezifischer integrierter Schaltkreis, ausgebildet ist.