JPH03139695A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH03139695A
JPH03139695A JP1277189A JP27718989A JPH03139695A JP H03139695 A JPH03139695 A JP H03139695A JP 1277189 A JP1277189 A JP 1277189A JP 27718989 A JP27718989 A JP 27718989A JP H03139695 A JPH03139695 A JP H03139695A
Authority
JP
Japan
Prior art keywords
circuit
shift registers
transistors
transistor
same
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1277189A
Other languages
English (en)
Other versions
JP2653526B2 (ja
Inventor
Satoshi Suzuki
悟史 鈴木
Shigeru Yamada
繁 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP1277189A priority Critical patent/JP2653526B2/ja
Priority to EP90120478A priority patent/EP0424935B1/en
Priority to DE69015316T priority patent/DE69015316T2/de
Priority to KR1019900017197A priority patent/KR940008218B1/ko
Publication of JPH03139695A publication Critical patent/JPH03139695A/ja
Application granted granted Critical
Publication of JP2653526B2 publication Critical patent/JP2653526B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体集積回路に関し、特にＭＯ８構成の液晶
ノ４ネル駆動用ＬＳＩに使用されるものである。
（従来の技術） 一般に液晶パネル駆動用回路は、データを転送するシフ
トレジスタ群、各シフトレジスタから転送データを取り
出す配線、その取り出されたデータ信号を受け、それに
対応した出力を送出する回路で構成される。第９図はこ
の回路をＬＳＩ化したもので、１５１ａ〜１５ｎａはシ
フトレジスタ、１５１ｂ〜１５ｎｂは信号取り出し配線
、１５１ｃ〜１５　ｎ　ｃは回路ブロック、１５１ｄ〜
１５ｎｄは信号取り出しパッドである。
上記の如き回路全チップにＬＳＩ化する場合、チツブサ
イズを小さくするため、第１０図に示すように回路ｔ−
Ａ列とＢ列の２段に分け、出力をチップの４辺から取り
出すように配置している。出力パッド１５１１（１〜Ｊ
５ｎＢｄの配置順については、データを転送する順と同
一とするため、シフトレジスタ１５１Ａｇ〜１５ｎＢａ
におけるｆ−夕転送方向は、Ａ列では図示左から右、Ｂ
列では図示右から左方向になる。またシフトレジスタか
ら取り出された信号を受ける回路ブロックは、−ｆスフ
パターンレイアウトの容易さから同一ブロックパターン
を使用するため、Ａ列の回路ブロック１５１Ａｃ〜１５
ｎＡｃと、Ｂ列の回路ブロック１５１Ｂａ〜１５ｎＢｃ
では、異なった（反対）向きとなる。
なお回路ブロックの文字Ｐの向きは、回路ブロックのマ
スクパターンの向きを示す。
（発明が解決しようと、する課題） 第１１図は第１０図の右端の回路部を、更に詳細化して
示したものである。ここではシフトレジスタＪ５ｎＡｂ
は、カスケード接続されたクロックトイ／パータフ７Ａ
ノ、１７Ａ２よシなシ。
回路ブロック１５ｎＡｃはＭＯＳ　）ランジスタ１７Ａ
３を有している。またシフトレジスタ１５１Ｂ＆は、カ
スケード接続されたクロックドインバータ１７Ｂ１　。
１７Ｂ２よりｈｂ、回路ブロック１５１Ｂｃはトランジ
スタ１７Ｂ３ｆ有している。即ちＡ列の回路ブロックの
トランジスタ１７Ａ３の電流方向Ｊ７Ａ１と、Ｂ列の回
路ブロックのトランジスタ１７Ｂ３の電流１７Ｂ工は、
互に方向が逆である。
このように電流方向が異なるトランジスタ１７に３　。
１７８３は、同一チップ内に形成されても、第１２図の
如く裂造上起きるマスク合わせずれなどによる特性のバ
ラツキは、異なって表われてしまう。なお第１２図で、
Ｌはトランジスタ１７Ａ３の出力特性１Ｍはトランジス
タ１７Ｂ３の出力特性である。
例えば拡散マスクパターンとゲートぼりシリコンのマス
クパターンの合わせずれについて説明する。第１３図は
トランジスタ１７に３のソース拡散層Ｓ、　　ドレイ／
拡散層Ｄ１．ゲート電極Ｇ１がガラスマスク合わせずれ
し、同様にトランジスタ１７Ｂ３のソース拡散層Ｓ２．
ドレイン拡散層Ｄ２．ゲート電極Ｇ２がガラスマスク合
わせずれした場合である。
この場合ゲート電極Ｇ１．Ｇ２のずれで、トランジスタ
ノアＡ３はソースＳ１の抵抗増加、ト９レイ／Ｄ１の抵
抗減少となシフトレジスタ１７Ｂ３はソースＳ２の抵抗
減少、ドレインＤ２の抵抗増加となる。
ソース抵抗増加は、抵抗値変化だけでなく、ソース抵抗
部の電圧降下にょシ、ゲート、ソース間の電圧が減少し
、基板、ソース間電圧の増加によるトランシスタシキイ
値の増加も加わるため、ドレイ／抵抗が増加した場合に
比べ影響が大きＧ０従ってトランジスタのドレイン電圧
、ドレイン電流特性も、第１４図に示すようにソース抵
抗が増加するトランジスタ１７Ａ３は、ソース抵抗が減
少するトランジスタ１７Ｂ３よシも電流が少なくなって
しまう。
第１５図は回路ブロック１５ｎＡｃ、１５１Ｂｃにそれ
ぞれ差動増幅器１５に、１５Ｂを宮むものを用いた例で
ある。ここで各回路ブロックの特性を大きく左右するの
は、差動増幅器１５　Ａ　、　７５Ｂであるが、これら
は非対称で、かつ回路電流も逆５− 方向であるから、やはシ第１６図の如く両者の出力特性
にずれが生じやすい。
そこで本発明の目的は、素子間または回路間の特性を均
一化し、安定して同様な出力が得られる半導体集積回路
を提供することにある。
［発明の構成］ （課題を解決するための手段と作用） 本発明は、（１）対応する電気系路からゲート入力が与
えられ少くとも回路特性を大きく左右し互に同機能を有
したトランジスタどうしを対称的に配置し、これらトラ
ンジスタの電流が同方向へ流れるものとしたことを特徴
とする半導体集積回路である。また本発明は、（２）互
にカスケード接続され第１方向から第２方向へデータ転
送する複数のシフトレジスタを有し、同じくカスケード
接続され第２方向から第１方向へデータ転送する複数の
シフトレジスタを有し、前者の複数のシフトレジスタの
系路から取り出された転送信号をゲート入力とするトラ
ンジスタを含む回路ブロックと、後者の複数のシフトレ
ジスタの系路から＊ｂ出され６一 た転送信号をケ９−ト入力とするｌ・ランジスタを含む
回路ブロックを有し、前記前者及び後者の回路ブロック
全それぞれ構成するトランジスタで、少くとも回路特性
を大きく左右しかつ互に同機能をもつものの配置を対称
的とすると共に電流方向を同方向としたことを特徴とす
る半導体集積回路である。
即ち本発明は１両回路ブロック間で少くとも回路特性に
大きな影響を与える同機能部のトランジスタは、形状を
対称的としかつ同方向に電流が流れるものとし、たとえ
工程でマスクずれなどのバラツキがあっても１両回路ブ
ロック間で均一な特性が得られるようにしたものである
。
（実施例） 以下図面を参照して本発明の詳細な説明する。第１図は
同実施例の構成を示すブロック図で。
カスケード接続され右方向へｒ−夕転送するシフトレジ
スタＪＪＡＩＬ〜ＪｍＡａと、同じくカスケード接続さ
れ左方向へデータ転送するシフトレジスタ１１　Ｂ　＊
〜１　ｍＢ　ａが、７ｓ−夕転送系路を折シ返えすよう
に設けられている。また各シフトレジスタから取り出さ
れた信号を得る信号配線１１ｋｂ〜ＪｍＡｂと１１Ｂｂ
〜１ｍＢｂが設けられ、これら配線で取９出された信号
’ｅｆｆ−）入力とするトランジスタを含む回路ブロッ
クｌ１ｋａ〜７ｍＡｃと１１Ｂｃ〜ＪｍＢｃが設けられ
ている。ここで図示上下に対応する回路ブロックどうし
は対称的な形状を有し、同機能で、対応部に流れる電流
方向も同一である。
第２図は、第１図に示す構成をチップ上に配置した例で
ある。ここでも回路’ｋＡ列とＢ列の２段に分け、パッ
ド２１Ａｔｌ〜ＺｍＢ　ｄをチップの４辺から取り出す
ようにしている。
第３図は第２図の２Ｃ部全詳細化したものである。即ち
クロックインバータ３Ａｌ　、３Ａ２で構成されｒ−夕
を右方向へ転送するシフトレジスタＪｍＡａから、転送
データ金伯号配線ＪｍＡｂで取９出し、回路ブロク２フ ンジスタ３に３のデート信号としている。またクロック
ドインバータ３Ｂ１　、３Ｂ２で構成されデータを左方
向へ転送するシフトレジスタｌ　ＪＢａから，転送デー
タな配線１１Ｂｂで取り出し、回路ブロック７７Ｂｅ’
を構成するトランジスタ３ＢＳのゲート信号としている
。回路ブロックＪｍＡｅ。
１１Ｂｃの出力は，それぞれ出力パッド１　ｍ　Ａ　ｄ
。
１１Ｂｄからチップ外に導出される。
このような回路にあっては、トランジスタ３Ａ３。
３Ｂ３は、回路ブロックＪｍＡｃ　、１　１　Ｂｅの特
性を大きく左右するが、これらは対称形状で、電流ＪＡ
Ｌ，ＪＢＩは同方向に流れている。従って第４図の如く
これらの出力特性（トランジスタ３に３．３Ｂ３の出力
特性）も均一化される。
第５図は本発明の他の実施例である。これは回路ブロッ
クＪｍＡｃ　、１　１　Ｂｅにそれぞれ差動増幅器１５
に，１５Ｂｆ含むものを用いた例である。
ここで各回路ブロックの特性を大きく左右するのは、差
動増幅器１５に，１５Ｂでおるが，これらは互いに対称
形で，かつ回路電流も同方向であるから，製造時にマス
クずれ等がありても，第６図の如く面出力特性は均一化
される。
９− 第７図は上記実施例の効果を更に詳しく示すトランジス
タ平面図である。即ち従来例の如き非対称で，電流方向
の異なる両トランジスタは，同一チップ内であっても、
マスクの合わせずれ及びソース、ドレイン拡散の不純物
イオンの打ち込み角度により，トランジスタ特性は異な
ってしまう。
しかし相対応するトランジスタ対称形とし、その電流方
向をそろえることにより，トランジスタ特性が均一化さ
れる。例えば第７図の如く，拡散マスクパターンとポリ
シリコングー）Ｇ　　、Ｇ　　の１１　　　　　１２ マスクパターンに合わせずれが生じても、ソースＳ　、
Ｓ　の抵抗増加，ドレインＤ　　、Ｄ　　の抵抗１１　
　　　　１２　　　　　　　　　　　　　　　　　　　
　　　　１１　　　　　１２減少が同じになシ，第８図
の如くドレイ／１１１圧−ドレイン電流特性は同じとな
るものである。
なお本発明は実施例のみに限られず株々の応用が可能で
ある。例えば本発明でいう「対称」とは完全対称のみを
意味するものではなく，実質対称と広く解釈すべきであ
る。
［発明の効果］ 以上説明した如く本発明によれば，素子間ま１０− たは回路間の特性が均一化され、均一出力が得られるも
のである。
【図面の簡単な説明】
第１図は本発明の一実施例の構成図、第２図は同構成を
詳細化した構成図、第３図は同構成の一部詳細回路図、
第４図はその出力特性図、第５図は本発明の他の実施例
の一部詳細回路図、第６図はその出力特性図、８７図は
本発明の実施例の要部の・母ターン平面図、第８図はそ
のトランジスタ特性図、第９図ないし第１１図は従来例
の構成説明図％第１２図は同出力特性図１Ｍ１３図は従
来例の一部パターン平面図、第１４図はそのトランジス
タ特性図、第１５図は他の従来例の一部回路図、第１６
図はその出力特性図である。 １１　Ａ　ａ　〜１　ｍ　Ｂ　ａ　・・・シフトレジス
タ、１１Ａｂ〜１　ｍ　Ｂ　ｂ　−配置ｔＭ、　１１　
Ａ　ｃ〜１　ｍ　Ｂ　ｃ　−回路！ロック、２７Ａｄ〜
２ｍＡｄ・・・出力パッド、３Ａ３゜３　Ｂ　、９・・
・トランジスタ％１５Ａ、１５Ｂ・・・増幅器。 アナログ電位 ６図 第 図 ＤＳ 第 図 区 第１３図 ＶＤＳ 第１４図 第１５図 第１６図

Claims (2)

    【特許請求の範囲】
  1. （１）対応する電気系路からゲート入力が与えられ少く
    とも回路特性を大きく左右し互に同機能を有したトラン
    ジスタどうしを対称的に配置し、これらトランジスタの
    電流が同方向へ流れるものとしたことを特徴とする半導
    体集積回路。
  2. （２）互にカスケード接続され第１方向から第２方向へ
    データ転送する複数のシフトレジスタを有し、同じくカ
    スケード接続され第２方向から第１方向へデータ転送す
    る複数のシフトレジスタを有し、前者の複数のシフトレ
    ジスタの系路から取り出された転送信号をゲート入力と
    するトランジスタを含む回路ブロックと、後者の複数の
    シフトレジスタの系路から取り出された転送信号をゲー
    ト入力とするトランジスタを含む回路ブロックを有し、
    前記前者及び後者の回路ブロックをそれぞれ構成するト
    ランジスタで、少くとも回路特性を大きく左右しかつ互
    に同機能をもつものの配置を対称的とすると共に電流方
    向を同方向としたことを特徴とする半導体集積回路。
JP1277189A 1989-10-26 1989-10-26 半導体集積回路 Expired - Fee Related JP2653526B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1277189A JP2653526B2 (ja) 1989-10-26 1989-10-26 半導体集積回路
EP90120478A EP0424935B1 (en) 1989-10-26 1990-10-25 Circuit for driving a liquid crystal panel
DE69015316T DE69015316T2 (de) 1989-10-26 1990-10-25 Treiberschaltung für eine Flüssigkristallanzeigetafel.
KR1019900017197A KR940008218B1 (ko) 1989-10-26 1990-10-26 반도체 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1277189A JP2653526B2 (ja) 1989-10-26 1989-10-26 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH03139695A true JPH03139695A (ja) 1991-06-13
JP2653526B2 JP2653526B2 (ja) 1997-09-17

Family

ID=17580048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1277189A Expired - Fee Related JP2653526B2 (ja) 1989-10-26 1989-10-26 半導体集積回路

Country Status (4)

Country Link
EP (1) EP0424935B1 (ja)
JP (1) JP2653526B2 (ja)
KR (1) KR940008218B1 (ja)
DE (1) DE69015316T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015114167A (ja) * 2013-12-10 2015-06-22 セイコーエプソン株式会社 検出装置、センサー、電子機器及び移動体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5277559A (en) * 1975-12-24 1977-06-30 Fujitsu Ltd Transversal filter by use of electric load transmission element
JPS61125147A (ja) * 1984-11-22 1986-06-12 Hitachi Ltd 半導体集積回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1203927A (en) * 1981-10-29 1986-04-29 Minoru Sasaki Drive circuit for display panel having display elements disposed in matrix form
JPH06105775B2 (ja) * 1987-07-14 1994-12-21 株式会社東芝 半導体集積回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5277559A (en) * 1975-12-24 1977-06-30 Fujitsu Ltd Transversal filter by use of electric load transmission element
JPS61125147A (ja) * 1984-11-22 1986-06-12 Hitachi Ltd 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015114167A (ja) * 2013-12-10 2015-06-22 セイコーエプソン株式会社 検出装置、センサー、電子機器及び移動体

Also Published As

Publication number Publication date
DE69015316T2 (de) 1995-05-24
DE69015316D1 (de) 1995-02-02
EP0424935A3 (en) 1992-04-29
KR940008218B1 (ko) 1994-09-08
KR910008864A (ko) 1991-05-31
EP0424935B1 (en) 1994-12-21
JP2653526B2 (ja) 1997-09-17
EP0424935A2 (en) 1991-05-02

Similar Documents

Publication Publication Date Title
JPS6114734A (ja) 半導体集積回路装置及びその製造方法
KR20010102120A (ko) 지그재그형 도전체 트랙을 갖는 집적 회로 및 이의 제조방법
JPS63238713A (ja) 遅延回路
CN116629186B (zh) 两级全差分运算放大器的版图设计方法和版图布局结构
JPH03139695A (ja) 半導体集積回路
KR100250568B1 (ko) 이진 논리 회로를 위한 뉴런 mosfet 모듈 구조
JP3144114B2 (ja) 半導体装置
JPH03225949A (ja) ディスプレイドライバー集積回路
JPS60130138A (ja) 半導体集積回路装置
JP3268690B2 (ja) 半導体集積回路装置
US20070086262A1 (en) Integrated circuit chip with connectivity partitioning
JPH0384951A (ja) 集積回路のレイアウト設計方法
JPH0472755A (ja) 化合物半導体集積装置
JPS6272143A (ja) 半導体集積回路のパタ−ン形成方法
JPH0324763A (ja) マスタスライス方式集積回路装置の形成方法
JPS5963754A (ja) 半導体装置
JP2001177357A (ja) 差動アンプ
JPH11330371A (ja) 半導体装置
JPH06105775B2 (ja) 半導体集積回路
JPH037964Y2 (ja)
JP2002026298A (ja) 半導体装置
JPS614978A (ja) 論理集積回路
JPH07297290A (ja) 半導体集積回路装置
JPH0349410A (ja) セット優先セットリセット付ｃｍｏｓラッチ回路
JPH03190151A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees