JPH03125471A - 1トランジスタメモリセルの溝コンデンサの製造方法 - Google Patents

1トランジスタメモリセルの溝コンデンサの製造方法

Info

Publication number
JPH03125471A
JPH03125471A JP2260294A JP26029490A JPH03125471A JP H03125471 A JPH03125471 A JP H03125471A JP 2260294 A JP2260294 A JP 2260294A JP 26029490 A JP26029490 A JP 26029490A JP H03125471 A JPH03125471 A JP H03125471A
Authority
JP
Japan
Prior art keywords
layer
silicon
partial
layers
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2260294A
Other languages
English (en)
Inventor
Siegfried Roehl
ジークフリート、レール
Josef Mathuni
ヨーゼフ、マツーニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH03125471A publication Critical patent/JPH03125471A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁性フィールド酸化物に重ねて配設された
半導体基板内に1トランジスタメモリセルの溝コンデン
サを製造する方法に関する。
〔従来の技術〕
高密度集積半導体回路に対して使用される1トランジス
タメモリセルは情報を記憶するためにコ10)  第3
層(7)上に第4層(8)を析出させることを特徴とす
る請求項工ないし9の1つに記載の方法。
11)  第4層(8)として窒化珪素又は酸化窒化珪
素を使用することを特徴とする請求項1゜記載の方法。
12)  補助層(9)を、その下に存在する第4層(
8)の少なくとも一部が露出するように部分的に除去し
た後、第4及び第3層(8,7)を異方性にまた第2層
(6)に対して選択的にエツチングすることを特徴とす
る請求項1ないし11の1つに記載の方法。
13)  部分層(10,10′)として熱酸化により
製造した酸化珪素層を使用することを特徴とする請求項
1ないし12の1つに記載の方法。
14)  部分層(10,10′)の横方向への伸長を
横方向での不十分な酸化により調整することを特徴とす
る請求項1ないし12の1つに記載の方法。
ンデンサを有するが、このコンデンサは所要床面を微小
化するために例えばシリコンからなる半導体基板中の溝
コンデンサとして形成されている。
この種の溝コンデンサはウィドマン(Widmann)
、マーダー(Mader)及びフリードリソヒ(Fri
edrich)による著書[高密度集積回路技術(Te
chnologie hochintegrierte
r Schaltungen) J Springer
−Verlag出版、1988年、第270頁から公知
であり、また欧州特許出願公開第0187596号明細
書から「積重ね溝コンデンサJ  (stacked 
trench capacitor)  (S T T
 )と称される実施形式が公知である。この溝コンデン
サの電極の1つは、この目的のために局部的にドープさ
れた基板から形成されるか(通常の溝コンデンサ)又は
溝の内壁上に配設された導電性層(STT)から形成さ
れる。対電極は、第1電極を誘電性層で被覆した後に溝
に充填された導電性の層によって形成される。所要床面
を更に縮小させるため欧州特許出願公開第018759
6号明細書には、半導体基板表面を部分的に被覆し、半
導体記憶装置の個々のセルを絶縁するフィールド酸化物
に対して積重ねて溝を配設し、また特に溝をフィールド
酸化物の縁領域を介して基板中にエツチングすることが
提案されている。
この種の溝コンデンサでは、対電極を形成する多くの場
合多結晶シリコンからなる導電性層を写真技術によって
パターン化し、従って部分的に例えば乾式エツチング処
理によってこれを再び除去しなければならない。写真技
術と関連する調整精度は、コンデンサにより要求される
床面の任意の縮小化を妨げ、その結果この種のメモリセ
ルの集積密度を更に高めることはできない。
〔発明が解決しようとする課題〕
従って本発明の課題は、絶縁性フィールド酸化物に重ね
て配設された1トランジスタメモリセルの溝コンデンサ
を製造する方法を提供することにあるが、この方法にあ
っては対電極を形成する処理工程は集積密度を更に高め
ることを可能とするものでなければならない。
〔課題を解決するための手段〕
これによりコンデンサの一方の電極端子を選択トランジ
スタに確実に接続させる次の通常のバラクタダイオード
端子のインプランテーションは極めて簡単に例えばソー
ス/ドレイン−インプランテーション又はL D D 
(lightly−doped drain)−インプ
ランテーションと同時に行うことができる。
独自のバラクタダイオード端子のインプランテーション
平面は省略可能である。
〔実施例] 次に本発明方法を図面に示した実施例に基づき詳述する
が、−層良好に認識し易くするために図面には主要部の
みを記載する。
すべての図面において同一部分は同じ符号で示す。
第1図によれば、半導体基板1、例えばシリコンウェハ
の表面2はいわゆるLOGO3絶縁法により部分的にフ
ィールド酸化物3で覆われている。
フィールド酸化物(FOX)3に重ねて公知の方法によ
り、2つの隣接するメモリセルの各コンデンサを収納す
る溝4をエンチングするが、この場この課題は請求項1
に記載した各特徴によって解決される。本発明の他の実
施態様は請求項2以下の対象である。
〔作用効果) 本発明はこの課題をいわゆる自己調整された方法を使用
することにより解決するものである。この方法は、写真
技術を使用することなく、すなわち所望のマスクで露光
及び現像されたフォトレジスト層なしに所望のパターン
化を行うことによって特徴づけられ、この場合特にこの
方法工程の前に存在する半導体基板の既に加工された表
面の特性を利用する。これらの特徴は基板表面上で部分
的に異なっており、それらはとりわけ幾何学的形態(高
度差)又は化学的又は物理的形態でもあり得る。写真技
術の省略は、既に記載した高集積密度の可能性の他に、
方法工程の簡略化を意味する。
本発明方法の他の利点は、対電極の位置を正確に設定す
ることができまたその再生可能性が調整誤差によって制
限されないことにある。特に対電極の縁を溝の縁に極め
て密接させることができる。
合F、OX3は各メモリセルを互いに絶縁する。第1電
極は例えば半導体基板1を溝壁面4′の範囲でドーピン
グすることによって(従来の溝コンデンサ、これは各図
中に示されている)か、又は基板1に対して溝壁面4′
を絶縁し、導電性層を溝壁面4′上に施し、絶縁するこ
とによって形成することができる(STTセル)。第1
電極(この例ではすなわち溝壁面4′)及び半導体表面
2上に誘電体を第1層5として施す。例えば熱酸化によ
り酸化珪素層を形成する。同様に誘電体として酸化珪素
(0)及び窒化珪素(N)からなる二重又は三重層、す
なわち0NO1ON又はNoの形式の層を使用すること
は公知である。
第2図に示すように表面、すなわち誘電体5及びFOX
a上に第2層6を施すが、これは特に導電性であり、溝
4を完全に満たしている。有利には析出時にその場でか
又は後に公知方法でドープされる多結晶シリコンを使用
する。そこまで処理された半導体基板1の幾何学的特性
により、FOX3上の多結晶珪素6の上縁は常に誘電体
5、ず0 なわちFOXのない領域上のそれよりも高いところにあ
る。この高度差は100〜500nmであるが、250
nmが典型的な値である。多結晶珪素6上に次の本発明
方法の第1実施例に基づき第31’17及び第4層8を
施すが、これらは極めて薄く、その作用については後に
詳述する。有利には酸化珪素を第3層7としてまた窒化
珪素又はオキシ窒化珪素を第4層8として使用するが、
その際窒化珪素又はオキシ窒化珪素8はCVD法で析出
させ、酸化珪素7は熱処理により製造することもできる
。両層7.8は予め存在する表面構造にならって形成さ
れ、従ってその上縁もFOXa上ではFOXを有さない
箇所よりも高い。この特徴は自己調整法に完全に利用さ
れる。本発明は更に、全面的な補助層9を第4層8上に
施すことを行うが、これは上記の表面高度差を十分に平
坦化するものである。補助N9としては例えばフォトレ
ジスト又はボリイミドが適しており、これらはそれぞれ
厚さ1μmに遠心塗布される。
第3図に示すように補助層9を全面的に、少な1 き、その結果例えば溝4は完全に覆われる。部分層10
.10′に要求される層厚は第2層に対する後のエツチ
ング処理によって左右されるが、この実施例では約20
0nmとずべきである。
次に第5図に示すようにまず第4層8を、次に第3層7
を除去する。その際この実施例では部分層10.10’
 も僅かではあるが薄くなる。部分層10.10’ は
次の自己調整エツチング処理のマスクとして使用される
。これには部分層10.10′の材料(ここでは酸化珪
素)に対して十分に高い選択性を有する異方性乾式エツ
チング法を使用するのが有利である。重合可能のガスを
添加することによりポジ型に面取りされた多結晶珪素側
面(これは第5図に示されている)を製造することもで
きる。
ポジ型多結晶珪素側面は等方性及び異方性部分を有する
エツチング処理によっても得られるが、この場合該側面
は著しく湾曲した形状を有する。
エツチング処理はマスク化可能の部分層10.10’の
横方向への伸長に応じて、第2層6が少9 くともその下にあるFOXa上の第4層8の浮き出た箇
所が露出するまで除去する。それには異方性乾式エツチ
ング法を使用するのが有利であるが、その終了時点では
FOXを有さない領域上のレジスト9はまだ除去しては
ならない。有利には乾式エツチング性でまずその露出し
ている浮き出た箇所の窒化珪素からなる第4層8を除去
し、引続き更に第3層7の露出している浮き出た箇所を
除去する。
次に第4図に示すようにFOXを有さない箇所上の補助
層9の残された部分を完全に除去する。
引続き多結晶珪素からなる第2層6の露出部分を公知方
法で選択的に酸化するが、その際第4層8が酸化マスク
として作用する。酸化処理により酸化珪素からなる部分
層10.10′が生じ、これは周知の通り横方向での酸
化が不十分なため、第4層8の下方に拡がる側方域10
′を有する。その程度を一定の枠内で酸化工程により調
整することのできるこの不十分な酸化処理は、酸化領域
10.10’の全幅を拡大するのに利用するこがで2 なくともその下縁で溝4をなお完全に被覆すると同時に
、所要床面を小さくするために極く僅かにその上方に突
出するように調整することが有利であり、それにより更
に既に記載したようにバラクタダイオード端子インプラ
ンテーション平面は省略できる。この本発明による自己
調整処理により、多結晶珪素層6のなお残留する部分が
コンデンサの共通の対電極を形成する。
この段階で多結晶珪素層6は、元の半導体表面2がフィ
ールド酸化物3で覆われている総ての箇所に存在する。
これは第1図ないし第5図に示された範囲の外側、特に
メモリセルから構成された半導体記憶装置の周囲並びに
通常の以後の処理工程でメモリセルを制御するワード線
が配設される箇所である。そこに存在する多結晶珪素層
6の部分は、多結晶珪素用エツチングマスクとして作用
する障害となる箇所(対電極の外側)の部分層10.1
0′を除去することにより取り除くのが有利である。こ
れは第2層を対電極にパターン化する前に行うことが好
ましい。それにはさほど厳密4 には調整する必要のない写真技術を使用することができ
る。この場合後の対電極上方には補助平面12としてレ
ジスト層が残留するが、部分層10.10′の除去すべ
き領域の上方のレジストは現像時に除去され、従ってこ
こでは部分層to、10’はエツチング除去されていて
もよい。これについては、後に更に詳述する第6図に略
示されている。
従って多結晶珪素層6を対電極に構造化する際(この場
合補助平面12は既に前以て除去されている)に、多結
晶珪素6の障害となる領域をエツチング除去する。
第6図はメモリセルの有利な幾何学的配列を有する記憶
マトリックスの平面図である。第6図には4つの隣接す
るメモリセルの満4、並びにフィールド酸化物3、多結
晶珪素残分を除去するための上記補助平面12及び後の
処理工程で形成されるワード線11が示されている。補
助平面12はコンデンサ溝4を覆うが、フィールド酸化
物3のワード線11が配置される箇所は被覆しない。従
ってここで部分層10.10′及び第2層6は完5 去後部分層10を選択的に析出させることができる。こ
れに関しては選択的な多結晶珪素析出又はエピタキシー
並びに耐熱金属又はその珪化物の選択的析出法が挙げら
れる(例えばタングステン、モリブデン、珪化タングス
テン、珪化タンタル)。
本発明方法のこの実施態様には窒化珪素からなる第4層
8は不要である。すなわちこの方法の選択性により、酸
化物層7上にはいかなる材料も析出されない。
選択的析出の代わりに、第3図により処理した半導体基
板の全表面に金属を非選択的に析出させることもできる
(レジスト層9を除去した後)。
この場合には、次の公知方法で実施される珪素化処理で
その下方に存在する多結晶珪素6と珪化物を形成するが
、窒化珪素又は酸化珪素とは反応しない金属(WSHo
、Ti、Pt、Co等)を使用する。引続き珪素化され
なかった金属を選択的に除去することができる。このい
わゆるサリシド(Salicid)法は例えばムラルカ
(S、 Murarka)及びフレイザー(D、 Fr
aser)の論文「ジャーナル・全に除去される。
第6図から更にワード線11は対電極のいかなる箇所も
被覆しないことが見て取れる。これによりワード線11
の高度差及びそれに付随するワード線のパターン化に際
しての難点は減少され、また対電極とワード線11との
間の絶縁層は省略できる。それには記憶装置を設計する
際にいわゆる開放ビット線の構想が必要である。この開
放ビット線の構想は米国特許第4045783号明細書
に先行技術として詳述されており、そこには“慣用のレ
イアウトとして記載されている。
この自己調整された方法は、FOX3により生じた高度
差を十分に利用する発明思想に基づくものである。この
幾何学的特性により、後に第2層6から形成すべき対電
極用のエツチングマスクとして作用する部分層10.1
0′を第2層6上に製造する。これに関しては本方法の
上記の実施態様の他に図示されていない他の方法も可能
である。
第3図により露出された第4層6(多結晶珪素)の浮き
出た部分上に、残留するレジスト層9の除6 オブ・アプライド・フィジクス(Journal of
 Applied Physics) J 51 (1
)、1980年、第342頁から公知である。先の実施
例におけるのと同様にこの場合にも第4層8は省略する
ことができる。
本発明方法及びその各実施例は、溝コンデンサの対電極
の製造に限定されるものではなく、存在する高度差を、
補助層での平坦化及び再エツチング工程による表面の露
出処理により半導体基板上にパターンを自己調整下に製
造するのに利用する他の用途にも応用することができる
【図面の簡単な説明】
第1図ないし第5図は本発明方法の一実施例の各工程を
示すメモリセルの2つの溝コンデンサの略示横断面図、
第6図はメモリセルの有利な幾何学配列を有するメモリ
マトリックスの平面図である。 I・・・半導体基板 2・・・表面 3・・・フィールド酸化物 8 4・・・溝 4′・・・溝壁面 5・・・第1層 6・・・第2層 7・・・第3層 8・・・第4層 9・・・補助層 10.10′・・・部分層 11・・・ワード線 12・・・補助平面 9 FIG4 FjG5 \1ン

Claims (1)

  1. 【特許請求の範囲】 1)異なる別のセルを絶縁するフィールド酸化物(3)
    に重ねて溝(4)を構成して第1のコンデンサ電極を形
    成し、 第1層(5)を半導体基板(1)の表面( 2)及び第1コンデンサ電極上に製造し、 第2層(6)を第1層(5)及びフィール ド酸化物(3)上に施し、 少なくとも1つの第3層(7)を第2層( 6)上に、またその上に平坦化補助層(9)を施し、 補助層(9)を、少なくともその下に存在 する層(7、8)の一部が露出するまで除去し、 この露出した部分及びその下に存在する層 (7)を少なくとも第2層(6)の表面の一部が露出す
    るまで除去し、引続き補助層(9)を完全に除去し、 部分層(10、10′)を少なくとも第2 層(6)の表面の露出した部分に製造し、 なお第2層(6)の表面上に存在する層( 7、8)を部分層(10、10′)を除いて完全に除去
    し、 部分層(10、10′)を対電極を形成す るためのマスクとして使用して第2層(6)をパターン
    化する 各工程よりなる半導体基板(1)中の1トランジスタメ
    モリセルの溝コンデンサの製造方法。 2)第1層(5)として熱又は析出された酸化珪素を使
    用することを特徴とする請求項1記載の方法。 3)各成分として酸化珪素及び窒化珪素からなる二重又
    は三重層を第1層(5)として使用することを特徴とす
    る請求項1記載の方法。 4)第2層(6)としてドープされた多結晶珪素層を使
    用することを特徴とする請求項1ないし3の1つに記載
    の方法。 5)第3層(7)として熱又は析出された酸化珪素を使
    用することを特徴とする請求項1ないし4の1つに記載
    の方法。 6)平坦化補助層(9)としてフォトレジスト層又はボ
    リイミド層を使用することを特徴とする請求項1ないし
    5の1つに記載の方法。 7)第2層(6)のパターン化を主として異方性エッチ
    ング処理により行うことを特徴とする請求項1ないし6
    の1つに記載の方法。 8)異方性エッチング処理を重合化可能のガス添加物を
    用いて実施することを特徴とする請求項7記載の方法。 9)部分層(10、10′)の製造後、少なくとも対電
    極の箇所をレジストで被覆する写真技術による補助平面
    (12)を施し、これによりフィールド酸化物(3)上
    の部分層(10、10′)の障害となる領域を除去する
    ことを特徴とする請求項1ないし8の1つに記載の方法
    。 10)第3層(7)上に第4層(8)を析出させること
    を特徴とする請求項1ないし9の1つに記載の方法。 11)第4層(8)として窒化珪素又は酸化窒化珪素を
    使用することを特徴とする請求項10記載の方法。 12)補助層(9)を、その下に存在する第4層(8)
    の少なくとも一部が露出するように部分的に除去した後
    、第4及び第3層(8、7)を異方性にまた第2層(6
    )に対して選択的にエッチングすることを特徴とする請
    求項1ないし11の1つに記載の方法。 13)部分層(10、10′)として熱酸化により製造
    した酸化珪素層を使用することを特徴とする請求項1な
    いし12の1つに記載の方法。 14)部分層(10、10′)の横方向への伸長を横方
    向での不十分な酸化により調整することを特徴とする請
    求項1ないし12の1つに記載の方法。 15)多結晶珪素、耐熱金属又は金属珪化物を第2層(
    6)上で選択的に析出させることにより部分層(10)
    を製造することを特徴とする請求項1ないし9の1つに
    記載の方法。 16)部分層(10)を第2層(6)上での多結晶珪素
    の選択的エピタキシーにより製造することを特徴とする
    請求項1ないし9の1つに記載の方法。 17)珪化物形成可能の金属を全面的に析出させ、引続
    き珪化物を形成させることにより部分層(10)を製造
    することを特徴とする請求項1ないし9の1つに記載の
    方法。
JP2260294A 1989-09-29 1990-09-28 1トランジスタメモリセルの溝コンデンサの製造方法 Pending JPH03125471A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3932683A DE3932683A1 (de) 1989-09-29 1989-09-29 Verfahren zur herstellung eines grabenkondensators einer ein-transistor-speicherzelle in einem halbleitersubstrat mit einer selbstjustierten kondensator-gegenelektrode
DE3932683.7 1989-09-29

Publications (1)

Publication Number Publication Date
JPH03125471A true JPH03125471A (ja) 1991-05-28

Family

ID=6390559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2260294A Pending JPH03125471A (ja) 1989-09-29 1990-09-28 1トランジスタメモリセルの溝コンデンサの製造方法

Country Status (3)

Country Link
US (1) US5073515A (ja)
JP (1) JPH03125471A (ja)
DE (1) DE3932683A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256588A (en) * 1992-03-23 1993-10-26 Motorola, Inc. Method for forming a transistor and a capacitor for use in a vertically stacked dynamic random access memory cell
US5674769A (en) * 1996-06-14 1997-10-07 Siemens Aktiengesellschaft Process for forming deep trench DRAMs with sub-groundrule gates
US6066525A (en) * 1998-04-07 2000-05-23 Lsi Logic Corporation Method of forming DRAM capacitor by forming separate dielectric layers in a CMOS process
US6682982B1 (en) 2002-10-03 2004-01-27 Taiwan Semiconductor Manufacturing Company Process method for 1T-SRAM

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4045783A (en) * 1976-04-12 1977-08-30 Standard Microsystems Corporation Mos one transistor cell ram having divided and balanced bit lines, coupled by regenerative flip-flop sense amplifiers, and balanced access circuitry
JPS54121080A (en) * 1978-03-13 1979-09-19 Nec Corp Semiconductor device
JPH0666436B2 (ja) * 1983-04-15 1994-08-24 株式会社日立製作所 半導体集積回路装置
JPS59191374A (ja) * 1983-04-15 1984-10-30 Hitachi Ltd 半導体集積回路装置
JPS615572A (ja) * 1984-06-20 1986-01-11 Hitachi Ltd 半導体集積回路装置
US4658283A (en) * 1984-07-25 1987-04-14 Hitachi, Ltd. Semiconductor integrated circuit device having a carrier trapping trench arrangement
JPS61179568A (ja) * 1984-12-29 1986-08-12 Fujitsu Ltd 半導体記憶装置の製造方法
JPS61166157A (ja) * 1985-01-18 1986-07-26 Hitachi Ltd 半導体記憶装置
JPH01124234A (ja) * 1987-11-09 1989-05-17 Mitsubishi Electric Corp 分離酸化膜を有する半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE3932683A1 (de) 1991-04-11
US5073515A (en) 1991-12-17

Similar Documents

Publication Publication Date Title
US5256587A (en) Methods of patterning and manufacturing semiconductor devices
US6037223A (en) Stack gate flash memory cell featuring symmetric self aligned contact structures
JP2920119B2 (ja) 半導体素子のキャパシタ製造方法
EP0487951B1 (en) Method of fabricating a stacked capacitator DRAM cell
JP4074674B2 (ja) Dramの製造方法
US5432113A (en) Method of making a semiconductor memory device
JP3232043B2 (ja) 半導体装置の製造方法
JPH0878533A (ja) 半導体装置及びその製造方法
US5298443A (en) Process for forming a MOSFET
US5597763A (en) Method for manufacturing a semiconductor wiring structure including a self-aligned contact hole
TW200805564A (en) Method for forming self-aligned contacts and local interconnects simultaneously
US5683931A (en) Method of forming a capacitor over a semiconductor substrate
US5393373A (en) Methods of patterning and manufacturing semiconductor devices
JPH04229616A (ja) 半導体層構造に開口を製造する方法
JPH03138934A (ja) 異なる深さを有する窓のエッチング法
JP2002280452A (ja) 効果的に短絡を防止できる集積回路装置およびその製造方法
US6962863B2 (en) Semiconductor device having interconnection layer with multiply layered sidewall insulation film
JPH04317358A (ja) 半導体装置の製造方法
JPH06318562A (ja) 半導体装置およびその製造方法
JP3227485B2 (ja) 半導体メモリ素子の製造方法
JPH05347389A (ja) 半導体記憶装置の製造方法
JPH0677428A (ja) 半導体記憶装置及びその製造方法
JPH07201995A (ja) 半導体素子のコンタクト形成方法
US6117732A (en) Use of a metal contact structure to increase control gate coupling capacitance for a single polysilicon non-volatile memory cell
JP2000021985A (ja) 半導体装置のコンタクトホ―ル製造方法