JPH03123122A

JPH03123122A - 並列比較型ａ／ｄ変換器

Info

Publication number: JPH03123122A
Application number: JP26116489A
Authority: JP
Inventors: Yoshiki Shibata; 柴田　喜樹
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-10-05
Filing date: 1989-10-05
Publication date: 1991-05-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コこの発明は、例えばカラー映像信号をＡ／Ｄ変換するの
に使用して好適な並列比較型Ａ／Ｄ変換器に間する。

［従来の技術］アナログ信号をディジタル信号に変換するＡ／Ｄ変換器
のひとつとして並列比較型Ａ／Ｄ変換器がある。第２図
は、この並列比較型Ａ／Ｄ変換器の構成例を示すもので
・ある。この例は、２５５個の電圧比較器を有してなる
８ビツトのＡ／Ｄ変換器である。

同図において、複数個の電圧比較器１〜２５５には、ア
ナログの入力信号Ｖｉが供給されると共に、基準電圧Ｖ
　ｒｅｆ＋、　　Ｖ　ｒｅｆ−が複数個の抵抗器の直列
回路３００によって分圧されて形成された基準電圧Ｖｒ
が供給される。そして、これら複数個の電圧比較器１〜
２５５の出力信号がエンコーダ４００に供給されてエン
コードされ、このエンコーダ４００よりアナログの入力
信号Ｖｉに対応したディジタル信号が出力される。

なお、電圧比較器１〜２５５には、クロックＣＫｌが供
給され、インバータ５０１よりクロックＣＫＩと位相反
転関係にあるクロック「口が供給され、さらに、クロッ
クＣＫ２．ＣＫ３が供給される。これらクロックＣＫＩ
〜ＣＫ３の周波数は、それぞれサンプリング周波数に設
定され、第３図Ａ−Ｄに示すようなタイミング関係を有
するようにされている。

そして、電圧比較器１〜２５５は、第４図に示すように
構成されている。

すなわち、アナログの入力信号Ｖｉは接続スイッチ６０
１を介してコンデンサ６０２の一端側に供給される。接
続スイッチ６０１のオンオフはクロックＣＫＩによって
制御される。つまり、クロックＣＫＩがハイレベル「Ｈ
」となるときにはオンとされ、ローレベル「Ｌ」となる
ときにはオフとされる。

基準電圧Ｖｒは接続スイッチ６０３を介してコンデンサ
６０２の一端側に供給される。接続スイッチ６０３のオ
ンオフはクロックｒ■によって制御される。つまり、て
下］がハイレベルｒＨＪとなるときにはオンとされ、ロ
ーレベル「Ｌ」となるときにはオフとされる。

コンデンサ６０２の他端側に得られる信号は、インバー
タ６０４を介してエツジトリガ型のＤフリップフロップ
６０５のＤ端子に供給される。このＤフリップフロップ
６０５のクロック端子にはクロックＣＫ３が供給され、
このクロックＣＫ３の立ち上がりエツジでトリガされる
。

インバータ６０４には並列に接続スイッチ６０６が接続
される。接続スイッチ６０６のオンオフはクロックＣＫ
２によって制御される。つまり、クロックＣＫ２がハイ
レベルｒ　ＨＪとなるときにはオンとされ、ローレベル
「Ｌ」となるときにはオフとされる。

以上の構成において、クロックｍ　、　　ＣＫ　２がハ
イレベル「Ｈ」となり、クロックＣＫＩがローレベル「
Ｌ」となる各サンプリング周期の前半の期間では、接続
スイッチ６０３，６０６はオンとなり、接続スイッチ６
０１はオフとなる。

そのため、インバータ６０４の入力側および出力側の電
位はスレッショルド電位となると共に、コンデンサ６０
２には基準電圧Ｖ「のレベルに応した電荷が充電される
。

次に、クロックｍ　、　　ＣＫ　２がローレベル「Ｌ」
となり、クロックＣＫ　ｌがハイレベルＩ’ＨＪとなる
各サンプリング周期の後半の期間では、接続スイッチ６
０３．６０６はオフとなり、接続スイッチ６０１はオン
となる。

そのため、入力信号ｖ１のレベルが基準電圧Ｖｒより大
きいときには、インバータ６０４の入力側の電位はその
差分だけ上昇し、このインバータ６０４の出力側にはロ
ーレベルｒＬＪの信号が出力される。一方、入力信号Ｖ
１のレベルが基準電圧Ｖｒより小さいときには、その逆
にインバータβ０４の出力側にはハイレベル「Ｈノの信
号が得られる。

そして、この後半の期間で、クロックＣＫ　３が立ち上
がり、上述したインバータ６０４の出力側に得られる信
号がＤフリップフロップ６０５の出力端子Ｑに比較出力
として得られる。

このように、第４図例の電圧比較器では、各サンプリン
グ周期ごとに入力信号Ｖ１と基準電圧Ｖｒとが比較され
、その比較出力が得られる。

［発明が解決しようとする課題］ところで、第２図例の並列比較型Ａ／Ｄ変換器は、例え
ばＬ　Ｓ　Ｉ　（Ｌａｒｇｅ　５ｃａｌｅ　Ｉｎｔｅｇ
ｒａｔｉｏｎ　）て形成されると共に、各電圧比較器１
〜２５５の接続スイッチ６０１は、１相のクロックＣＫ
Ｉでオンオフ制御されるも（・）であり、人力信号Ｖ１
を各電圧比較器１〜２５５に同時に供給することは不可
能である。そのため、例えば入力信号Ｖ１のレベルによ
ってサンプリングタイミングに差が生じる。

一般にこの時間差は、ＬＳＩの設計段階におけるパター
ンレイアウトと製造プロセスのバラツキが相互に影響し
合って生しるものである。

ここで、第２図例の並列型Ａ／Ｄ変換器によって、第５
図に示すようなカラー映像信号のＡ／Ｄ変換を行なう場
合を考える。第５図において、Ｙは輝度信号、Ｃは搬送
色信号、ＳＣはカラーバースト、Ｈｓｙｎｃは水平同期
信号である。

この場合、クロックＣＫＩ〜ＣＫ３の周波数は、例えば
４　ｆ　ｓｃ　（ｆ　ｓｃは色副搬送波周波数であり、
ＮＴＳＣ方式では３．５８ＭＨｚ）とされると共に、カ
ラーバーストＳＣに同期したものとされる。

搬送色信号Ｃの部分に着目する。輝度信号Ｙの低レベル
部分においては、対応する電圧比較器に供給される搬送
色信号Ｃは、例えば第６図Ａに示すようになり、サンプ
リングは、０６９０゜１８０６２７０６のタイミングで
行なわれる。

同図Ｂはサンプリング後の波形を示している。これに対
して、輝度信号Ｙの高レベル部分においては、対応する
電圧比較器に供給される搬送色信号Ｃは、例えば第７図
Ａに示すようにタイミングがずれ、サンプリングは０°
　９００１８０”２７０°のタイミングで行なわれなく
なる。同図Ｂはサンプリング後の波形を示している。

このように、第２図例の並列比較型Ａ／Ｄ変換器によっ
てＡ／Ｄ変換すると、輝度信号Ｙのレベルの高低に応じ
てサンプリングタイミングがずれ、いわゆる微分位相（
ＤＰ）が生じ、画質が劣化する。

この発明の目的は、上述したような入力信号レベルの違
いによるサンプリングタイミングのずれを軽減すること
にある。

［課題を解決するための手段］この発明は、複数個の電圧比較器を２以上のブロックに
分け、この複数個の電圧比較器に入力信号を供給するた
めのアナログスイッチの開閉を制御するクロックのタイ
ミングを、各ブロックごとに調整する手段を備えるもの
である。

［作　用］上述構成においては、各ブロックごとにサンプリングタ
イミングを調整でき、入力信号レベルの違いによるサン
プリングタイミングのずれを軽減することが可能となる
。

［実　施　例］以下、第１図を参照しながら、この発明の一実施例につ
いて説明する。本例も、第２図例と同様に、２５５個の
電圧比較器を有する８ビツトのＡ／Ｄ変換器に適用した
例であり、２５５個の電圧比較器を４つのブロックに分
けたものである。

この第１図において、第２図と対応する部分には同一符
号を付し、その詳細説明は省略する。

同図において、クロックＣＫＩは切換スイッチＳＷＩの
Ｃ端子に供給されると共に、このクロックＣＫ　Ｉはノ
ン−インバーテイングバッファ（以下「ノンインバータ
」という）７１１〜７１３の直列回路を介して切換スイ
ッチＳＷＩのＣ端子に供給される。ノンインバータ７１
１および７１２より出力されるクロックは、それぞれ切
換スイッチＳＷＩのｂ端子およびＣ端子に供給される。

そして、切換スイッチＳＷＩより出力されるクロックは
インバータ７１４および７１５の直列回路に供給される
。インバータ７１５より出力されるクロックＣＫ　１１
およびインバータ７１４より出力されるクロック［ロー
は、第１ブロツクの電圧比較器１〜６４に供給される。

電圧比較器１〜６４では、クロックＣＫ　１−１および
すＴ下回が、それぞれ第４図例におけるクロックＣＫＩ
およびτ下ゴの代わりに使用される。

また、クロックＣＫＩは切換スイッチＳＷ２のＣ端子に
供給されると共に、このクロックＣＫＩはノンインバー
タ７２１〜７２３の直列回路を介して切換スイッチＳＷ
２のＣ端子に供給される。

ノンインバータ７２１および７２２より出力されるクロ
ックは、それぞれ切換スイッチＳＷ２のｂ端子およびＣ
端子に供給される。

そして、切換スイッチＳＷ２より出力されるクロックは
インバータ７２４および７２５の直列回路に供給される
。インバータ７２５より出力されるクロックＣＫ　１−
２およびインバータ７２４より出力されるクロック［旧
］は、第２ブロツクの電圧比較器６５〜１２８に供給さ
れる。電圧比較器６５〜１２８では、クロックＣＫ　１
２およびてＬ］が、それぞれ第４図例におけるクロック
ＣＫ１およびｒ下ゴの代わりに使用される。

また、クロックＣＫＩは切換スイッチＳＷ３のＣ端子に
供給されると共に、このクロックＣＫＩはノンインバー
タ７３１〜７３３の直列回路を介して切換スイッチＳＷ
３のＣ端子に供給される。

ノンインバータ７３１および７３２より出力されるクロ
ックは、それぞれ切換スイッチＳＷ３のｂ端子およびＣ
端子に供給される。

そして、切換スイッチＳＷ３より出力されるクロックは
インバータ７３４および７３５の直列回路に供給される
。インバータ７３５より出力され９− １〇− るクロックＣＫ１−３およびインバータ７３４より出力
されるクロックＵロコは、第３ブロツクの電圧比較器１
２９〜１９２に供給される。電圧比較器１２９〜１９２
では、クロックＣＩ（１−３およＵｍコが、それぞれ第
４図例におけるクロックＣＫＩおよびσ下ゴの代わりに
使用される。

さらに、クロックＣＫＩは切換スイッチＳＷ４のａ端子
に供給されると共に、このクロックＣＫＩはノンインバ
ータ７４１〜７４３の直列回路を介して切換スイッチＳ
Ｗ４のｄ端子に供給される。

ノンインバータ７４１および７４２より出力されるクロ
ックは、それぞれ切換スイッチＳＷ４のｂ端子およびＣ
端子に供給される。

そして、切換スイッチＳＷ４より出力されるクロックは
インバータ７４４および７４５の直列回路に供給される
。インバータ７４５より出力されるクロックＣＫ　］−
４およびインバータ７４４より出力されるクロックロ口
１は、第。↓ブロックの電圧比較器１９３〜２５５に供
給される。電圧比較器１９３〜２５５ては、クロックＣ
Ｋ　１−４およ＝１１− び（：Ｋｉ４か、それぞれ第４図例におけるクロックＣ
Ｋ　Ｉおよびｍの代わりに使用される。

以上の構成において、切換スイッチＳＷ１の端子を切り
換えることにより、電圧比較器１〜６４に供給されるク
ロックＣＫＩ−１のタイミンク、したがって接続スイッ
チ６０１０オンオフのタイミングを調整することができ
る。つまり、電圧比較器１〜６４におけるサンブリンク
タイミンクを調整することができる。

この場合、ノンインバータの１段あたりの遅延時間をＮ
ＴＳＣ方式の搬送色信号Ｃて約１°に相当する０、　　
８　ｎ５ｅｃに設定すると、ＮＴＳＣ方式の搬送色信号
Ｃのサンプリングタイミングを約１゜２°あるいは３°
たけ調整することが可能となる。

同様に、切換スイッチＳＷ２の端子を切り換えることに
より電圧比較器６５〜１２８におけるサンプリングタイ
ミングを、切換スイッチＳＷ３の端子を切り換えること
により電圧比較器１２９〜１９２のサンプリングタイミ
ングを、切換スイッチＳＷ３の端子を切り換えることに
より電圧比較１２− 器１９３〜２５５のサンプリングタイミングを調整する
ことができる。

このように本例によれば、切換スイッチＳＷＩ〜ＳＷ４
の端子を切り換えることにより、第１〜第４の各ブロッ
クごとに電圧比較器のサンプリングタイミングを調整す
ることができ、入力信号レベルの違いによるサンプリン
グタイミングのずれを軽減することができる。したがっ
て、本例でカラー映像信号のＡ／Ｄ変換を行なうことに
より発生する微分位相の値を小さくすることができる。

なお、上述せずも、ノンインバータ７１１〜７４３の遅
延時間を小さくすることにより、ステップ幅の細かな調
整を行なうことができる。また、直列接続されるノンイ
ンバータの段数を増やすことにより、調整範囲を広げる
ことができる。

また、上述実施例においては、各ブロックごとにノンイ
ンバータの直列回路をそれぞれ設けたものであるが、こ
のノンインバータの直列回路を１つとし、これを各ブロ
ックで共通に使用するようにしてもよい。

また、上述実施例においては、２５５個の電圧比較器１
〜２５５を４ブロツクに分けたものであるが、これに限
定されるものではなく、２〜２５５のブロックに分ける
ことができる。一般に、ｎビットのＡ／Ｄ変換器で（２
’−１）個の電圧比較器を有するものによれは、２〜（
２’−１）のブロックに分けることができ、ブロック数
を多くすることで、より高精度な！１１整を行なうこと
ができる。ただし、ブロック数が多くなるほど、調整用
の切換スイッチの個数は多くなる。

［発明の効果コ以上説明したように、この発明によれは、各ブロックご
とに電圧比較器におけるサンプリングタイミングを調整
でき、入力信号レベルの違いによるサンプリングタイミ
ングのずれを軽減することができる。したがって、この
発明が適用された並列比較型Ａ／Ｄ変換器ζこよってカ
ラー映像信号をＡ／Ｄ変換することにより、微分位相の
値を小さくすることができる。

１３− １４

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図は従
来例の構成図、第３図はクロックタイミングを示す図、
第４図は電圧比較器の構成図、第５図〜第７図は第２図
例の説明のための図である。１〜２５５００００１１３１７１４゜７３４゜ＷＩ・・・電圧比較器・・・抵抗器の直列回路争拳争エンコーダ〜７１３，７２１〜７２３゜〜７３３，７４１〜７４３・・・ノンインバーテイングバッファ７１５．７２４，７２５゜７３５．７．４４．７４５・・・インバータ〜ＳＷ３ ◆・◆切換スイッチ

Claims

【特許請求の範囲】

（１）複数個の電圧比較器を２以上のブロックに分け、
上記複数個の電圧比較器に入力信号を供給するためのア
ナログスイッチの開閉を制御するクロックのタイミング
を、上記各ブロックごとに調整する手段を備える並列比
較型Ａ／Ｄ変換器。