JPH0239614A - 位相調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は位相調整回路に係わり、特に２値化されたテレ
ビジョン信号の位相調整を行う位相調整回路に関する。

〔従来の技術〕

従来この種の位相調整回路にあっては、コンデンサと可
変抵抗器を用い、これらに印加される電圧のベクトル和
を可変抵抗器によって調整することでテレビジョン信号
の位相調整を行っていた。

〔発明が解決しようとする課題〕

上述した従来の位相調整回路は、可変抵抗器により位相
調整を行うコンデンサおよび可変抵抗器に印加される電
圧を変化させるように構成されていたために、位相調整
を行った際に出力信号の振幅が大きく変化し、またテレ
ビジョン信号の位相調整を線形的に行うことができない
という問題があった。

本発明はこのような事情に鑑みてなされたものであり、
位相調整を行った際にテレビジョン信号の振幅が変化せ
ず、かつテレビジョン信号の位相を線形的に調整するこ
とができる位相調整回路を提供することを目的とする。

〔課題を解決するための手段〕

本発明は上記の目的を達成するために、クロックレート
で送られてくる２値化テレビジョン信号を、クロックパ
ルスを１／２分周した信号により２系統に分割すると共
に、遅延されたクロックパルスのタイミングで再び元の
クロックレートの２値化テレビジョン信号に戻し、この
テレビジョン信号をＤ／Ａ変換して出力する位相調整回
路であって、クロックパルスを遅延させるディレィライ
ンと、このディレィラインの遅延時間を調整する遅延時
間調整手段とを有することを特徴とするものである。

本発明によれば、クロックパルスを、遅延時間を制御で
きるディレィラインを介してそのクロックパルスの１周
期以内の任意の時間だけ遅延させ、この遅延させられた
クロックパルスが２値化されたテレビジョン信号をＤ／
Ａ変換するＤ／Ａ変換器のタイミング信号として用いら
れる。この結果、テレビジョン信号と基準同期信号との
位相差がディレィラインの遅延時間を制御することによ
り行われる。従って、テレビジョン信号の位相調整を行
うことにより、テレビジョン信号の出力振幅が変化せず
、また位相調整を線形的に行うことができる。

〔実施例〕

以下、本発明の実施例を図面を参照して説明する。

第１図には本発明に係わる位相調整回路の一実施例の構
成が示されている。同図において、位相調整回路はＤフ
リップフロップ１０．１２．１４、ラッチ付きセレクタ
１６、Ｄ／Ａ変換器１８、ディレィライン２０．２６、
微分回路２４およびディレィライン２０．２６の遅延時
間をそれぞれ調整するスイッチ２２．２８から構成され
ている。

上記の構成において、入力端子１００より２値化された
映像信号（テレビジョン信号）がＤフリップフロップ（
以下、ＤＦ／Ｆと記す）１０．１２のＤ端子にそれぞれ
人力される。

一方、入力端子１０１からクロックパルスがＤＦ／Ｆ　
１４のＤ端子に入力され、このＤＦ／Ｆ１４により１／
２分周され、極性の反転した２つの信号がＱ、Ｑ端子よ
りそれぞれＤＦ／Ｆ　１０．１２のイネーブル端子ＥＮ
に出力される。

この結果、ＤＦ／Ｆ　１０．１２からは１クロツクパル
スおきに２値化された映像信号が出力され、ＤＦ／Ｆ　
ｌ　Ｏｌｌ　２では互いに１クロツクパルス分ずれた映
像信号をラッチする。すなわち、入力端子１００から人
力された映像信号がＤＦ／ＦｌＯ１１２により２系統に
分割される。

また、ＤＦ／Ｆ　１４により１／２分周されたクロック
パルスはディレィライン２０に送出される。

このディレィライン２０は遅延時間の粗調整用であり、
スイッチ２２により７Ｑｎｓｅｃ周期のクロックパルス
に対して１Ｑｎｓｅｃステツプで遅延時間を変更するこ
とができる。ディレィライン２０により遅延されたクロ
ックパルスは微分回路２４に入力され、この微分回路２
４により１／２分周されていたクロックパルスが元の周
波数のクロックパルスに変換される。

微分回路２４より出力された元の周波数のクロックパル
スはディレィライン２６に人力され、このディレィライ
ン２６により更に遅延される。

ディレィライン２６は遅延時間を微調整するために設け
られており、スイッチ２８により０．５ｎｓｅｃステツ
プで遅延時間を変更することができる。

さて、ＤＦ／Ｆ　１０．１２の出力信号はラッチ付きセ
レクタ１６のＡ、Ｂ端子にそれぞれ入力され、このラッ
チ付きセレクタ１６ではディレィライン２０で遅延され
た信号を制御信号としかつディレィライン２６で遅延さ
れたクロック信号でＤＦ／Ｆ　１０．１２の出力信号が
ランチされる。

すなわち、ＤＦ／Ｆ　１０．１２でデマルチプレクスさ
れた映像信号がラッチ付きセレクタ１６によりふたたび
マルチブレクスした信号に変換される。

このラッチ付きセレクタ１６はクロックをずらすことに
より生じるラッチミスを防ぐ機能を有している。

ラッチ付きセレクタ１６の出力信号はＤ／Ａ変換器１８
に人力され、このＤ／Ａ変換器１８ではディレィライン
２６により遅延されたクロックパルスをタイミング信号
としてＤ／Ａ変換される。

なお、上記の回路においてディレィライン２０．２６の
遅延時間をそれぞれ制御するスイッチ２２．２８の設定
値を変更することにより、基準同期信号に対する映像出
力信号（テレビジョン信号）の位相差を変更することが
できる。

〔発明の効果〕

以上説明したように本発明では、クロックパルスの遅延
を遅延時間を制御することができるディレィラインを用
いて行い、この遅延されたクロックパルスをＤ／Ａ変換
器のタイミング信号とするように構成したので、本発明
によれば位相調整を行った際にそれによりテレビジョン
信号の振幅が変化せず、かつテレビジョン信号の位相を
線形的に調整することができる。

【図面の簡単な説明】

第１図は本発明に係わる位相調整回路の構成を示すブロ
ック図である。 １０．１２．１４・・・・・・Ｄフリップフロップ、１
６・・・・・・ラッチ付きセレクタ、１８・・・・・・
Ｄ／Ａ変換器、 ２０．２６・・・・・・ディレィライン、２２．２８・
・・・・・スイッチ。 出　　願　　人 代　　理　　人 日本電気株式会社

Claims (1)

1. 【特許請求の範囲】 クロックレートで送られてくる２値化テレビジョン信号
   を、クロックパルスを１／２分周した信号により２系統
   に分割すると共に、遅延されたクロックパルスのタイミ
   ングで再び元のクロックレートの２値化テレビジョン信
   号に戻し、このテレビジョン信号をＤ／Ａ変換して出力
   する位相調整回路であって、 クロックパルスを遅延させるディレィラインと、このデ
   ィレィラインの遅延時間を調整する遅延時間調整手段 とを具備することを特徴とする位相調整回路。