KR100279127B1 - 표본화 시간 변경이 가능한 보간방법 및 그 장치 - Google Patents

Abstract

본 발명은 표본화 시간을 변경할 경우에 오차없이 처리할 수 있는 보간방법 및 그 방법을 구현한 보간기(interpolator)에 관한 것이다.

이러한 본 발명은 제1 보간기와 제2보간기를 병렬로 연결한 후 타이밍 제어부(20)는 병렬로 연결된 보간기를 액티브-스탠바이로 동작하게 제어하는데, 액티브로 동작하는 보간기측으로는 신호입력값 Xn이, 스탠바이로 동작하는 보간기에는 0이 입력되게 한다. 따라서 실제 보간된 값은 액티브로 동작하는 보간기의 출력값이다. 그리고 위상변경신호가 수신되면 스탠바이로 동작하는 보간기의 표본화 시간을 새로운 위상으로 동기시키고, 동기가 완료되면 신호입력값을 절환하여 스탠바이로 동작하는 보간기를 액티브로, 액티브로 동작하는 보간기를 스탠바이로 바꾼다. 이때, 액티브로 동작하던 보간기는 위상을 변경시키지 않고 종래 타이밍으로 계속 동작한다.

따라서 본 발명에 따르면 병렬로 보간기를 구성한 후 위상변경이 요구될 경우에 0이 입력되는 보간기의 위상을 변경하므로써 위상변경시 입력되는 값이 0이 되어 오차가 누적되지 않아 곱셈기를 사용하지 않고서도 표본화 시간 변경이 가능한 보간기를 구현할 수 있다.

Description

표본화 시간 변경이 가능한 보간방법 및 그 장치(Method of and apparatus for interpolating samples according to changable sampling time )

본 발명은 표본화 시간을 변경할 경우에 오차없이 처리할 수 있는 보간방법 및 그 방법을 구현한 보간기(interpolator)에 관한 것으로, 더욱 상세하게는 보간기를 병렬로 연결한 후 액티브-스탠바이(active- stand by) 구조로 사용하여 곱셈기를 사용하지 않고도 구현 가능한 보간방법 및 그 장치에 관한 것이다.

보간기는 입력 샘플 사이를 입력 샘플값에 의해 보간기의 차수만큼 보간하여 보간값을 제공하는 것으로서, CIC(Cascaded Integrator-Comb) 보간 필터등에 널리 사용되는 장치이다. 이러한 종래 보간기는 도 1a에 도시된 바와 같이, 2차 미분기(12)와 스위치(S), 2차 적분기(14)로 이루어진다. 도 1a에서 입력샘플은 미분기(12)에서 미분된 후 스위치(S)의 동작에 따라 적분기(14)로 전달되어 보간된 값을 출력한다. 이때 미분기(12)로 입력되는 샘플의 한 클럭에 대해 적분기(14)는 그 차수배 만큼 빠르게 동작하여 입력샘플 사이에 보간된 값을 출력한다.

한편, 디지털 통신에서 여러 송신기가 전송매체를 공유하여 하나의 수신자에게 펄스를 전송하는 경우, 이들의 출력 펄스 위상이 하나의 수신자(예컨대, 케이블 모뎀에서는 기지국)에 동기화되는 것이 유리하다. 이러한 동기화를 달성하기 위해서는 송신기측의 시간을 아날로그 회로중의 하나인 전압제어발진기(VCO) 등을 이용하여 바꾸어 주거나, 디지탈-아날로그(D/A) 변환기에 보내는 펄스의 값을 미리 보간하여 보내는 방법 등을 이용한다.

이때 동기화를 위해 보간기를 사용할 경우, 이 보간기는 표본화 시간을 변경할 수 있는 것이어야 한다. 즉, 케이블 모뎀등과 같이 가입자가 센트럴 오피스(CO)로 동기화된 펄스를 보내기 위해서는 수신측의 타이밍에 다수의 송신측의 타이밍을 동기시킬 필요가 있고, 이때 표본화 시간 변경이 가능한 보간기의 사용이 요구된다. 그러나, 종래의 보간기중에서 표본화 시간을 자유로이 조절할 수 있는 기능을 가진 것은 그 구성으로서 곱셈기를 요구하는데, 곱셈기는 전체 시스템의 구현비용을 높히는 문제점이 있다.

그런데, 도 1a에 도시된 바와 같이 곱셈기를 필요로 하지 않는 보간기들- 특히, CIC보간 필터-은 표본화 시간을 변경할 때에 발생하는 오차가 점차 누적되는 문제점이 있다. 즉, 도 1a에 도시된 바와 같은 곱셈기를 갖지 않는 보간기를 사용하여 도 1b와 같이 위상이 변경되더라도 오차가 없는 출력을 원할 경우에, 실제에 있어서는 도 1c와 같이 위상의 변화에 따라 오차가 누적되어 출력이 변화되는 문제점이 있다.

이에 본 발명은 상기와 같은 문제점을 해소하기 위하여 동일한 보간기를 병렬로 연결한 후 소정의 알고리즘으로 동작 타이밍을 제어하여 표본화 시간 변경에 따라 위상이 틀어지지 않는 보간방법 및 그 방법에 따라 구현된 곱셈기가 없는 보간기를 제공하는 데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명의 방법은, 곱셈기가 없는 보간기를 병렬로 구성하여 액티브-스탠바이로 동작시키는 단계; 액티브로 동작하는 보간기에 신호입력값을 전달하고, 스탠바이로 동작하는 보간기에 0값을 전달하는 단계; 상기 액티브로 동작하는 보간기가 소정 차수만큼의 보간값을 출력하는 단계; 위상변경신호가 수신되면, 현재 스탠바이로 동작하는 보간기의 표본화 주기를 위상변경 신호에 따라 위상 변경하여 새로 동기시키고, 액티브로 동작하는 보간기의 표본화 주기는 계속 유지하는 단계; 상기 스탠바이 보간기의 동기가 완료되면, 현재 액티브로 동작하는 보간기를 스탠바이로 변경하고, 스탠바이로 동작하는 보간기를 액티브로 변경함과 아울러 입력을 절환하는 단계; 및 액티브로 변경된 보간기가 절환된 신호입력값에 따라 보간하여 보간값을 출력하는 단계로 구성되어 위상변경 신호가 수신되면 병렬로 연결된 보간기의 액티브-스탠바이 동작을 교번적으로 절환시키는 것을 특징으로 한다.

또한, 상기와 같은 목적을 달성하기 위하여 본 발명의 장치는, 신호입력값과 0값을 제어신호에 따라 스위칭하여 출력하는 입력스위칭수단; 제1 스위치제어신호에 따라 입력값을 전달하는 제1 표본화 스위치; 제2 스위치제어신호에 따라 입력값을 전달하는 제2 표본화 스위치; 상기 제1 스위치의 출력을 입력받아 보간하는 제1 보간부; 상기 제2 스위치의 출력을 입력받아 보간하는 제2 보간부; 상기 제1 보간부의 출력과 제2 보간부의 출력을 합하는 가산기; 및 상기 입력스위칭수단을 제어하여 액티브로 동작하는 보간부로 신호입력값을 전달하고 스탠바이로 동작하는 보간부로 0값을 전달하게 하되, 위상 변경신호가 수신되면 상기 제1 표본화 스위치 및 제2 표본화 스위치를 제어하여 현재 스탠바이로 동작하는 보간부의 표본화 주기를 새로 동기시킨 후 액티브로 동작시켜 신호입력값을 처리하게 하고, 현재 액티브로 동작하는 보간부의 표본화 주기는 그대로 지속하다가 스탠바이로 동작하게 하는 타이밍 제어부를 포함하는 것을 특징으로 한다.

도 1a는 종래의 보간기를 도시한 개략 구성도,

도 1b는 종래 보간기에서 위상을 변경할 경우 바람직한 결과를 도시한 파형도,

도 1c는 종래 보간기에서 위상을 변경할 경우 출력의 위상이 틀어지는 것을 도시한 파형도,

도 2는 본 발명에 따른 표본화 시간 변경이 가능한 보간기를 도시한 블록도,

도 3은 본 발명을 설명하기 위하여 도시한 도면,

도 4a는 도 2에 도시된 보간기의 다른 구성예,

도 4b는 도 2에 도시된 보간기의 또다른 구성예이다.

*도면의 주요부분에 대한 부호의 설명

20: 타이밍제어부 22: 입력스위칭부

24a,24b: 미분기 26,46: 가산기

28: 적분기 42: 제1 보간기

44: 제2 보간기 S1,S2: 표본화 스위치

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.

도 2는 본 발명에 따른 표본화시간 변경이 가능한 보간기를 도시한 블록도로서, 이 보간기는 입력스위칭부(22)와, 제1 스위치(S1), 제2 스위치(S2), 제1 미분기(24a), 제2 미분기(24b), 가산기(26), 공통 적분기(28)로 구성된다. 도 1에서 제1 스위치(S1)와 제1 미분기(24a), 공통 적분기(28)는 하나의 보간기(42)로서 동작하고, 제2 스위치(S2)와 제2 미분기(24b), 공통 적분기(28)도 다른 보간기(44)로서 동작한다. 따라서 도 2의 구성은 2개의 보간기가 병렬로 연결된 구성에서 적분기를 공통으로 사용하도록 구성한 것이다.

도 2를 참조하면, 입력스위칭부(22)는 신호입력값 Xn과 0을 입력받아, 타이밍제어부(20)로부터 입력되는 제어신호에 따라 액티브로 동작하는 보간기측으로 신호입력값 Xn을, 스탠바이로 동작하는 보간기측으로 0을 전달한다. 제1 및 제2 스위치(S1,S2)는 타이밍제어부(20)로부터 전달되는 제어신호에 따라 온/오프되어 입력스위칭부(22)의 출력을 해당 미분기(24a,24b)로 전달한다. 각 미분기(24a,24b)는 입력값을 지연시키는 지연기(D)와 입력값에서 지연기(D)의 출력을 감산하는 감산기로 구성되어 신호입력값 Xn을 미분하는데, Xn을 입력받은 미분기는 그 미분값을 출력하나 0을 입력받은 미분기는 0을 출력한다. 가산기(26)는 제1 미분기(24a)와 제2 미분기(24b)의 출력을 가산하는데, 2 출력중 하나는 항시 0이므로 2개의 출력중 어느 하나를 그대로 전달하는 역할을 한다. 적분기(28)는 출력을 지연하는 지연기(D)와 지연기의 출력과 입력을 가산하는 가산기로 구성되어 보간값을 출력한다. 본 발명의 실시예에서 미분기와 적분기는 2개의 요소(elements)가 직렬로 연결되어 2차 미분 및 2차 적분을 처리한다. 그리고 적분기(28)는 차수만큼 미분기보다 빠르게 동작하여 신호입력값 사이에 보간값들을 출력한다.

타이밍 제어부(20)는 병렬로 연결된 보간기를 액티브-스탠바이로 동작하게 제어하는데, 액티브로 동작하는 보간기측으로는 신호입력값 Xn이, 스탠바이로 동작하는 보간기에는 0이 입력되게 한다. 따라서 실제 보간된 값은 액티브로 동작하는 보간기의 출력값이다. 그리고 위상변경신호가 수신되면 스탠바이로 동작하는 보간기의 표본화 시간을 새로운 위상으로 동기시키고, 동기가 완료되면 입력값을 절환하여 스탠바이로 동작하는 보간기를 액티브로, 액티브로 동작하는 보간기를 스탠바이로 바꾼다. 이때, 액티브로 동작하던 보간기는 위상을 변경시키지 않고 종래 타이밍으로 계속 동작한다.

이와 같이 위상변경신호에 따라 위상을 바꿔 동작하는 본 발명의 동작을 도 3을 참조하여 설명한다.

도 3을 참조하면, 제1 보간기(42)와 제2 보간기(44)의 입력은 일정한 샘플주기로 입력된다. 그리고 검은점(●)은 신호입력값 Xn이 입력되는 것을 나타내고, 흰점(○)은 0이 입력되는 것을 나타낸다. 처음에 제1 보간기(42)는 액티브로 동작하고 있고, 제2 보간기(44)는 스탠바이로 동작하고 있다. 4클럭 후 위상변경신호가 수신되면 제1 보간기(42)는 계속 이전 클럭의 타이밍에 신호입력값을 처리하여 출력하고, 제2 보간기(44)는 위상변경신호에 따라 새로 동기되어 표본화 주기를 변경한다. 이어 제2 보간기(44)가 새로운 표본화 주기에 동기되면 입력이 바뀌어 제2 보간기(44)가 액티브로 동작하고, 제1 보간기(42)가 스탠바이로 동작한다. 이때 제1 보간기(42)는 계속 표본화 위상을 변경하지 않고 이전의 위상을 유지하고 있다. 이와 같이 제2 보간기(44)가 액티브로 동작하고 있는 상태에서 다시 위상변경신호가 수신되면 스탠바이로 동작하고 있던 제1 보간기(42)가 위상을 변경하여 표본화 주기를 새롭게 동기시키고, 제1 보간기(42)의 동기가 완료되면 입력이 바뀌어 제1 보간기(42)가 액티브로, 제2 보간기(44)가 스탠바이로 동작하게 된다.

이와 같이 위상변경이 요구될 경우에 0이 입력되는(즉, 스탠바이로 동작하는) 보간기의 위상을 변경하므로써 위상변경시 입력되는 값이 0이 되어 오차가 누적되지 않아 곱셈기를 사용하지 않고서도 표본화 시간을 변경할 수 있는 보간기를 구현할 수 있다.

도 4a는 도 2에 도시된 보간기의 다른 구성예로서, 2개의 보간기가 병렬로 연결되어 본 발명에 따라 액티브(active)와 스탠바이(stand-by)로 동작할 수 있는 것을 보여준다. 그리고 도 4b는 도 2에 도시된 보간기의 또다른 구성예로서 도 4a에서 공통적으로 사용되는 적분기를 하나로 구현하여 하드웨어 구성을 간략화시킨 것이다. 이때 도 4a 및 4b에서 표본화 스위치가 도 2의 경우와 달리 미분기와 적분기 사이에 위치함에 유의할 필요가 있다.

이상에서 살펴 본 바와 같이, 본 발명에 따르면 병렬로 보간기를 구성한 후 위상변경이 요구될 경우에 0이 입력되는(즉, 스탠바이로 동작하는) 보간기의 위상을 변경하므로써 위상변경시 입력되는 값이 0이 되어 오차가 누적되지 않아 곱셈기를 사용하지 않고서도 표본화 시간 변경이 가능한 보간기를 구현할 수 있다. 이와 같이 곱셈기를 사용하지 않으므로써 보간기를 반도체칩으로 구현할 경우에 공간을 적게 차지 하고, 전송 매체를 공유하는 시스템에서 동기화된 송신기의 출력파형을 디지털 방법으로 보다 효과적으로 생성할 수 있다. 따라서 본 발명은 별도의 클럭생성을 위한 외부소자나 내부의 곱셈기를 사용하는 보간기를 이용하는 방법에 비해 원가절감 효과가 있다.

Claims (4)

1. 곱셈기가 없는 보간기를 병렬로 구성하여 액티브-스탠바이로 동작시키는 단계;

   액티브로 동작하는 보간기에 신호입력값을 전달하고, 스탠바이로 동작하는 보간기에 0값을 전달하는 단계;

   상기 액티브로 동작하는 보간기가 소정 차수만큼의 보간값을 출력하는 단계;

   위상변경신호가 수신되면, 현재 스탠바이로 동작하는 보간기의 표본화 주기를 위상변경 신호에 따라 새로 동기시키고, 액티브로 동작하는 보간기의 표본화 주기는 계속 유지하는 단계;

   상기 스탠바이 보간기의 동기가 완료되면 현재 액티브로 동작하는 보간기를 스탠바이로 변경하고, 스탠바이로 동작하는 보간기를 액티브로 변경함과 아울러 신호입력값을 절환하는 단계; 및

   액티브로 변경된 보간기가 절환된 신호입력값에 따라 보간하여 보간값을 출력하는 단계로 구성되어

   위상변경신호가 수신되면 병렬로 연결된 보간기의 액티브, 스탠바이 동작을 교번적으로 절환시키는 것을 특징으로 하는 표본화 시간 변경이 가능한 보간방법.
2. 신호입력값 Xn과 0값을 제어신호에 따라 스위칭하여 출력하는 입력스위칭수단(22);

   제1 스위치제어신호에 따라 입력값을 전달하는 제1 표본화 스위치(S1);

   제2 스위치제어신호에 따라 입력값을 전달하는 제2 표본화 스위치(S2);

   상기 제1 표본화 스위치의 출력을 입력받아 보간하는 제1 보간부(42);

   상기 제2 표본화 스위치의 출력을 입력받아 보간하는 제2 보간부(44);

   상기 제1 보간부의 출력과 제2 보간부의 출력을 합하는 가산기(46); 및

   상기 입력스위칭수단을 제어하여 액티브로 동작하는 보간부로 신호입력값 Xn을 전달하고 스탠바이로 동작하는 보간부로 0을 전달하며, 위상 변경신호가 수신되면 상기 제1 표본화 스위치 및 제2 표본화 스위치를 제어하여 스탠바이로 동작하는 보간부의 표본화 주기를 변경된 위상에 맞춰 동기시킨 후 액티브로 동작시키고, 액티브로 동작하는 보간부의 표본화 주기는 그대로 지속하다가 스탠바이로 동작하게 제어하는 타이밍 제어부(20)를 포함하는 것을 특징으로 하는 표본화 시간 변경이 가능한 보간기.
3. 제2항에 있어서, 상기 보간부는 신호입력값을 미분하는 미분기와, 신호입력값을 적분하는 적분기로 이루어지는 것을 특징으로 하는 표본화 시간 변경이 가능한 보간기.
4. 제2항 또는 제3항에 있어서, 상기 보간부들은 적분기를 하나로 구성하여 공통으로 사용하도록 된 것을 특징으로 하는 표본화 시간 변경이 가능한 보간기.