JPH03295368A - Ｄｃレベル制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン、ビデオテープレコーダなどに応
用される映像信号のＤＣレベル制御に関する。

従来の技術 近年、映像信号の品質上の検討が種々なされているが、
ＤＣレベルもその一つである。

従来、映像信号のＤＣレベル制御回路は第３図に示すよ
うな構成である。以下従来のＤＣレベル制御回路につい
て第３図および第４図を参照しながら説明する。

第３図において、入力端子１がら入力される映像信号ａ
はＬＰＦ２および制御回路４に入力され、ＬＰＦ２では
入力される映像信号がら、ノイズ成分とクロマ成分が取
り除がれる。このとき、ＬＰＦ２から出力される輝度信
号すは入力映像信号ａより時間的な遅れＴＩが発生する
。

ＬＰＦ２から出方された輝度信号すは同期分離回路３に
入力され、同期分離出力信号Ｃが出力されてＩＩＪＩ１
１回路４に入力される。

制御回路４は入力される同期分離出力信号Ｃの期間中の
み動作し、制御回路４に内蔵されている基準電圧と入力
端子１がら入力される映像信号の電圧が等しくなるよう
な動作をする。コンデンサ５には、制御回路４に内蔵さ
れている基準電圧に対する入力端子１がら入力される映
像信号の誤差電圧が蓄積され、出力端子６には同期信号
の低レベル部分（以後シンクチップと略す。）が制御回
路４の基準電圧と等しくなるよう制御された出力が得ら
れる。

発明が解決しようとする課組 このような従来のＤＣレベル制御回路では、第３図の制
御回路４に入力される同期分離出力信号ＣはＬＰＦ２か
ら出力される出力信号すの遅れ時間Ｔ１だけ遅れており
、したがって制御回路４は入力映像信号ａよりＴ１だけ
遅れて動作する。このため、第４図に示したように、制
御される映像信号ａの同期信号期間が終了しても第３図
の制御回路４はＴ１だけ長い期間動作を続ける。その結
果、入力映像信号ａのシンクチップ部を一定電圧に制御
することを目的としているにもかかわらず、ペデスタル
電圧期間も、制御回路４は動作を続け、第４図（ｄ）に
示したように誤差電圧ΔＶを生じる。

本発明は上記課題を解決するもので、ＬＰＦによる位相
ズレが影響を与えないＤＣレベル制御回路を提供するこ
とを目的とする。

課題を解決するための手段 本発明は上記目的を達成するために、映像信号をＬＰＦ
および制御回路へ入力し、前記ＬＰＦの出力は同期分離
回路へ入力し、前記同期分離回路の出力は充放電回路お
よび比較回路を経由してロジック回路へ入力し、前記充
放電回路には接地との間にコンデンサが接続され、前記
ロジック回路の出力は、前記制御回路へ入力し、前記制
御回路には接地との間にコンデンサが接続された構成と
する。

作用 本発明は上記構成により、入力される映像信号から取り
出された同期信号をもとに、充放電回路、比較回路およ
びロジック回路により、入力される。映像信号に含まれ
る同期信号より幅の狭い制御回路用信号を合成し、制御
回路をこの制御回路用の信号で動作させ、制御回路は入
力映像信号の同期信号期間内に動作を開始し、かつ確実
に終了する。

実施例 以下、本発明の一実施例のＤＣレベル制御回路について
図面を参照しながら説明する。

第１図は本発明の一実施例のＤＣレベル制御回路の構成
をブロック図で示し、第２図は本発明の一実施例のＤＣ
レベル制御回路における波形のタイミングチャートを示
す。

第１図において、入力端子１がら映像信号（第２図の波
形ａ）が低域通過フィルター（以後、ＬＰＦとする）２
および制御回路４へ入力され、ＬＰＦ２の出力信号すは
同期分離回路３へ入力され、同期分離回路３の同期分離
出力信号Ｃは充放電回路７およびロジック回路９へ入力
される。充放電回路７には接地との間に第１のコンデン
サ１０が接続されており、充放電回路７の出力信号ｅは
比較回路８へ入力され、比較回路８の出力信号ｆはロジ
ック回路９へ入力され、ロジック回路９の出力信号ｇは
制御回路４へ入力される。制御回路４には接地との間に
第２のコンデンサ５が接続されており、制御回路４の出
力信号ｄが出力端子６から出力されている。

上記において以下その動作を説明する。

入力端子１から入力された映像信号ａはＬＰＦ２および
制御回路４へ入力され、ＬＰＦ２では、入力された映像
信号ａのノイズ成分およびクロマ成分が取り除かれた輝
度信号すが出力され、同期分離回路３へ入力される。同
期分離回路３では入力される輝度信号すから同期信号Ｃ
が分離されて出力され、充放電回路７およびロジック回
路９へ入力されるが、同期信号Ｃは入力される映像信号
ａに含まれる同期信号より、Ｔ１だけ遅れている。

次に、充放電回路７では入力される同期信号Ｃの同期期
間中にコンデンサ１０へ充電し、期間外で放電する動作
を行ない、この充放電信号ｅを出力し、比較回路８へ入
力され、比較回路８では比較回路８の内部で設定された
第１の比較電圧と入力される充放電信号ｅを比較するこ
とによって入力される充放電電圧ｅの波形整形を行ない
、同期分離回路３の出力信号ＣよりＴ２遅れた信号ｆを
出力し、ロジック回路９へ入力される。

ロジック回路９は入力される同期分離回路３の出力信号
Ｃが“Ｈ”レベルであって入力される比較回路８の出力
信号ｆが“Ｌ”レベルのときに出力信号が“Ｈ”レベル
になるように動作する構成とし、入力される映像信号ａ
に含まれる同期信号パルスより輻が狭い制御回路用信号
ｇを合成して出力し、制御回路４へ入力される。

制御回路４は入力される制御回路用信号ｇの期間中のみ
動作して、この期間中にシンクチップの電圧が基準電圧
と等しくなるようにＩＩＩ　ｉｌｌされる。

このように本発明の実施例のＤＣレベル制御回路によれ
ば、入力される映像信号に含まれる同期信号より幅の狭
い制御回路用信号を作成し、この信号で制御回路を動作
させるように構成することにより、制御回路は入力され
る映像信号の同期期間内に動作を開始し、かつ同期期間
内に動作を終了するので、入力される映像信号のシンク
チップのＤＣレベルを正確に制御することができる。

発明の効果 以上の実施例から明らかなように、本発明は入力される
映像信号から分離した同期信号を基に作られた充放電信
号を内部の基準電圧と比較することで波形整形を行ない
、この波形整形された信号と、入力される映像信号から
分離した同期信号とから、入力される映像信号に含まれ
る同期信号より幅の狭い制御回路用信号を合成し、この
制御回路用信号で制御回路を動作させてシンクチップの
電圧を制御する構成にすることで、正確な映像信号のＤ
Ｃレベル制御回路を実現することができ、映像信号処理
回路の性能向上および回路の小型仕に効果が大きい。

【図面の簡単な説明】

第１図は本発明の一実施例のＤＣＣレバル御回路の構成
を示すブロック図、第２図は本発明の一実施例のＤＣＣ
レバル御回路における各部の信号波形のタイミングチャ
ート、第３図は従来のＤＣレベル制御回路の構成を示す
ブロック図、第４図は従来のＤＣレベル制御回路におけ
る各部の信号波形のタイミングチャートである。 １・・・・・・入力端子、２・・・・・・低域通過フィ
ルター（ＬＰＦ）、３・・・・・・同期分離回路、４・
・・・・・制御回路、５・・・・・・第２のコンデンサ
、６・・・・・・出力端子、７・・・・・充放電回路、
８・・・・・・比較回路、９・・・・・・ロジック回路
、１０・・・・・・第２のコンデンサ。 第 ３ 図

Claims (1)

【特許請求の範囲】
1. 映像信号を低域通過フィルター（以後ＬＰＦと略す）お
   よび制御回路へ入力し、前記ＬＰＦの出力を同期分離回
   路へ入力し、前記同期分離回路の出力を充放電回路およ
   びロジック回路へ入力し、前記充放電回路には接地との
   間に第１のコンデンサが接続され、前記充放電回路の出
   力を比較回路へ入力し、前記比較回路の出力を前記ロジ
   ック回路へ入力し、前記ロジック回路の出力を前記制御
   回路へ入力し、前記制御回路には接地との間に第２のコ
   ンデンサが接続され、前記充放電回路は前記第１のコン
   デンサに前記同期分離回路で分離した同期信号を入力し
   て充放電電圧を得るものとし、前記比較回路は前記充放
   電電圧をあらかじめ定めた電圧で整形して矩形波に変換
   し、前記ロジック回路は前記分離同期信号と前記矩形波
   から入力映像信号の同期信号期にあって、その同期信号
   より幅の狭い矩形波信号を出力するものとし、前記制御
   回路は前記幅の狭い矩形波の期間中において映像信号の
   同期信号の低レベル部分の電圧を制御したい基準の電圧
   に制御するものとし、前記第２のコンデンサは前記制御
   回路において入力の映像信号の同期信号の低レベル部分
   の電圧と前記基準電圧の誤差の電圧が蓄積されるものと
   するＤＣレベル制御回路。