JPH03123077A - 両面加工半導体素子の製造方法 - Google Patents

両面加工半導体素子の製造方法

Info

Publication number
JPH03123077A
JPH03123077A JP1260786A JP26078689A JPH03123077A JP H03123077 A JPH03123077 A JP H03123077A JP 1260786 A JP1260786 A JP 1260786A JP 26078689 A JP26078689 A JP 26078689A JP H03123077 A JPH03123077 A JP H03123077A
Authority
JP
Japan
Prior art keywords
sin
substrate
resist
etched
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1260786A
Other languages
English (en)
Inventor
Shinichiro Ishihara
伸一郎 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1260786A priority Critical patent/JPH03123077A/ja
Priority to KR1019900015306A priority patent/KR910008792A/ko
Priority to EP19900119191 priority patent/EP0421476A3/en
Publication of JPH03123077A publication Critical patent/JPH03123077A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は薄膜によって形成される半導体素子の製造方法
に関する。
従来の技術 従来　多くの半導体素子は基板の１主面のみを加工し製
造してい九　例外的なものとしては例えば単結晶シリコ
ンの太陽電池である。単結晶シリコンを基板として用（
＼　受光面の拡散を行１．Ｘ、表面電極を形成し　裏面
の電極を基板の第２の主面に形成してい九　すなわち基
板の両主面を加工して半導体素子を形成してい九 また　従来集積回路製造方法に代表された微細加工は単
結晶シリコンの１主面のみを加工してい九 発明が解決しようとする課題 １主面のみを加ニレ　半導体素子を製造する場合、その
製造工程が複雑になればなるほど、基板の位置合わせが
むずかしくなり、前工程で発生したゴミ、キズ等が不良
の原因になってい九課題を解決するための手段 半導体素子を薄膜で構成する場合、薄膜を堆積する第１
の基板上で薄膜の第１の主面を加工し別に用意された第
２の基板と薄膜加工面を張り合わゼ（第１の基板を取り
除き、薄膜の第２の主面を加工する。
作用 薄膜の両主面を別々に加工することによって、主面あた
りの加工工数はほぼ半減し　段差の違いも半減するため
位置合わせが簡単になる。また前工程が少なくなるので
ゴミ、キズの発生確率も減少Ｌ　不良発生確率を小さく
できる。
実施例 本発明による１実施例について図面を用いて詳しく説明
する。本実施例は液晶テレビの液晶駆動スイッヂング素
子アレイとなる薄膜トランジスタ（Ｔｒ”Ｔ）とその信
号を伝える電極の製造方法である。第１図に工程順の段
面図を示した透水性の基板１、例えばガラス繊維を整形
したものやセラミックス魂　の上に次の工程で熱的機械
的に耐え得る金属ここではＣｒ２を蒸着し　第１ＳｉＮ
３、さらにＴＰＴの半導体層としてａＳｉ：Ｉ（４、Ｔ
ＰＴのゲート絶縁膜として第２ＳｉＮ５、ＴａＯｘ　６
、半導体保護膜としての第２３ｉＮ６、電極としてのＩ
ｒＯ２、Ａｌ１を順に蒸着する。微細加工用のレジスト
９を塗布し　露光現像した後を第１図に示し九 第２図はＩｒＯ２とＡｌ１をエツチングした様子を示ｉ
’ｏ　１０はＴＰＴのトランジスタ領域でありゲート電
極が選択的に残っている。　１１はＴＰＴの信号を伝え
る電極が存在する画素領域である。
画素領域にある光を通さない金属　ここではＡ１８を取
り除くためにレジストを印刷する。　トランジスタ領域
１０と画素領域１１が寸法精度よくエツチングされてい
るのでレジストは精度の低い印刷で充分である。
画素領域１１のＡｌ１をエツチングし　レジストを除去
し　基板を洗浄乾燥した後、透光性基板１２に接着剤１
３を塗布して、堆積した薄膜２．３、４、５、６、７、
８を透水性基板１とではさむように接着する。接着完了
後、透水性基板」二に形成された金属　本実施例では２
のＣｒをエツチングする。Ｃｒのエツチング液に浸せば
　透水性基板１から染み込んで簡単にＣｒはエツチング
され　透水性基板１と透光性基板１２とを分離すること
ができる。透水性基板１を分離したところを第３図に示
しへ 第１３ｉＮ３にレジストを塗布し　透光性基板１２側か
ら光を照射Ｌ　　Ａ１８をマスクにして裏面露光する。
この裏面露光によって第１ＳｉＮを選択的にエツチング
した（第４図）。
次にｎ３型ａ−３ｉ：ＨＩ３を堆積Ｌ　コンタクト窓１
５を開けるためにｎ９、ｉ型ａ−３ｉ：ＨＩ３、４、お
よび第２ＳｉＮ５、　ＴａＯｘ６をエツチングし九　そ
の後ソー人　ドレイン電極として用いる第２Ａ］１６を
堆積した（第５図）。第２Ａｌ　１６を選択的にエツチ
ングするためレジストを塗布する。第１ＳｉＮ３によっ
てＴＰＴのチャンネル長が決まっているので、印刷法な
どの簡単な方法によってレジストは塗布できる。第２Ａ
１１６をエツチングし完成した様子を第６図に示す。
以」二説明した実施例（よ　連続で製造できる。この方
法を示したのが第７図に示した工程概略図である。この
工程概略図（よ　２系統から成り立っている。第１の系
統は透水性基板を用いる工程であり、第２の系統は透光
性基板を用いる系統である。
第１の系統と第２の系統の接点が基板を透水性から透光
性に入れ換える工程が含まれる。第７図の工程を詳しく
説明する。
第１の系統右下の洗浄、乾燥工程１０１によって透水性
基板をきれいにＬＣｒ堆積工程１０２によって透水性基
板に　Ｃｒを堆積し九　第１ＳＩＮ、　　ｉ型ａ−３ｉ
：Ｈ，第２ＳｉＮ、ＴａＯｘ。
ＩＴＯｌＡＩを工程順に堆積し　基板を充分に冷却した
後、　レジスト塗布１１０、露光１１１、現像１１２を
行っ′ＦＣ，Ａｌ／■ＴＯをエツチングした後レジスト
を除去し　レジストを印刷しｔ、　　ＡＩエッヂング１
２０の後、　レジストを除去し　洗浄乾燥を行っ九　こ
こまでが第２図から第３図にかけての工程である。
−・方、透光性基板は第２の系統左上から投入しく１３
０）、洗浄乾燥後、樹脂を塗布し九　次に熱処理を行い
ながら、第１の系統でできあがった透水性の基板上の加
工品と張り合わせ、Ｃｒ腐食液＋３］中で透水性基板を
透光性基板から分離させμ　このとき透水性基板上に形
成されていた加工品は透光性基板上に移し返られる。透
光性基板を洗浄し乾燥した後、　レジストを塗布し裏面
露光して第１ＳｉＮをエツチングし九　ｎ゛型ａ３ｉ：
ＩＩを堆積し　レジストを塗布し　コンタクト窓開は用
の露光現像１４０を行っｔａｎ”″、ｉ型ａ−８Ｊ：）
１、　ＳｉＮ、ＴａＯｘをエツチングした後、基板を洗
浄しソー人　ドレイン電極用のＡ１を堆積し九　次にレ
ジストを印刷ＬＡＩ／ｎ”型ａＳｉ：Ｈをエツチングし
てレジストを除去すれば透光性基板上にＴＦＴアレイが
完成する。
」１記の実施例に於て（よ　レジストを使用する工程は
５回であり、厳密なマスク合わせが必要な露光はコンタ
クト窓開は工程１４０の１回だけである。さらにＴＰＴ
を構成する薄膜堆積は連続＆へしかも凹凸の少ない表面
に行うことができるた取局所的な膜厚変化は小さいので
、静電破壊は起こりにくく、ダストが残りにくい。
また　本発明は本質的に一、　　バッチ処理ではなく連
続に製造することができる。
発明の効果 本発明によれば薄膜の両主面を別々に加工することによ
って、主面あたりの加工工数はほぼ半減し　段差の違い
も半減するため位置合わせが簡単になる。また前工程が
少なくなるのでゴミ、キズの発生確率も減少し　不良発
生確率を小さくできる。
【図面の簡単な説明】
第１図〜第６図（上　本発明の一実施例における両面加
工半導体素子の製造方法を示す工程断面は第７図は本発
明の一実施例における連続製造法の流れ図である。 １・・・・透水性基板、　３・・・・第−ＳｉＮ、　４
・・・・ａ−８］：　Ｈｌ　５・・・・第二ＳｉＮ、　
６　・・−・Ｔ　ａ　ＯＸ、　７・・・・ＩＴＯｌ　８
・・・・第−Ａｌ、　１０・・・・トランジスタ領＊　
　１１・・・・画素領＠　　１２・・・・透光性基板、
　１３・・・・接着前　１４・・・・ｎ”ａ−３ｉ：Ｔ
（、１５・・・・コンタクト窓　１６・・・・第二Ａ１
．３０・・・・裏面露光されたレジスト。

Claims (2)

    【特許請求の範囲】
  1. （１）被加工品の両主面を、上記被加工品の基板を代え
    ることによって、別々に加工することを特徴とする両面
    加工半導体素子の製造方法
  2. （２）第１基板上に堆積された薄膜の第１主面を加工し
    た後、上記加工面と第２基板とを張り合わせ、上記第１
    基板を取り除き、上記薄膜の第２の主面を加工すること
    を特徴とする両面加工半導体素子の製造方法
JP1260786A 1989-10-05 1989-10-05 両面加工半導体素子の製造方法 Pending JPH03123077A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1260786A JPH03123077A (ja) 1989-10-05 1989-10-05 両面加工半導体素子の製造方法
KR1019900015306A KR910008792A (ko) 1989-10-05 1990-09-26 양면가공반도체소자의 제조방법
EP19900119191 EP0421476A3 (en) 1989-10-05 1990-10-05 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1260786A JPH03123077A (ja) 1989-10-05 1989-10-05 両面加工半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPH03123077A true JPH03123077A (ja) 1991-05-24

Family

ID=17352716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1260786A Pending JPH03123077A (ja) 1989-10-05 1989-10-05 両面加工半導体素子の製造方法

Country Status (3)

Country Link
EP (1) EP0421476A3 (ja)
JP (1) JPH03123077A (ja)
KR (1) KR910008792A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4204436A1 (de) * 1992-02-14 1993-08-19 Daimler Benz Ag Verfahren zur herstellung von halbleiterbauelementen aus duennen folien
US8307549B2 (en) * 2001-11-20 2012-11-13 Touchsensor Technologies, Llc Method of making an electrical circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188570A (ja) * 1984-10-05 1986-05-06 Fuji Electric Co Ltd アモルフアスシリコン太陽電池の製造方法
US4631113A (en) * 1985-12-23 1986-12-23 Signetics Corporation Method for manufacturing a narrow line of photosensitive material

Also Published As

Publication number Publication date
KR910008792A (ko) 1991-05-31
EP0421476A3 (en) 1993-05-12
EP0421476A2 (en) 1991-04-10

Similar Documents

Publication Publication Date Title
US6809785B2 (en) Semipermeable liquid crystal display device and manufacturing method thereof
US7824940B2 (en) Liquid crystal display device and method of fabricating the same
FR2749963A1 (fr) Dispositif d'affichage a cristal liquide a matrice active et procede de fabrication d'un tel dispositif
JP4246298B2 (ja) 液晶ディスプレイパネルの製造方法
KR101467710B1 (ko) Ｔｆｔ 어레이 기판, 그 제조방법 및 디스플레이 장치
JPH01124824A (ja) 薄膜トランジスタの製造方法
CN105549269A (zh) 配向膜厚度均一性的优化方法及液晶显示面板
JPH04299873A (ja) 光起電力装置の製造方法
CN106024705B (zh) Tft基板的制作方法
JP3094546B2 (ja) 液晶表示体用拡散反射板の製造方法、及び液晶表示体の製造方法
CN102254861A (zh) 薄膜晶体管矩阵基板及显示面板的制造方法
JPH03123077A (ja) 両面加工半導体素子の製造方法
TWI342071B (ja)
CN115547927A (zh) 阵列基板的制备方法、阵列基板及显示面板
JPS61185783A (ja) 薄膜トランジスタの製造方法
JPH03102324A (ja) 薄膜トランジスタの製造方法
JP2775247B2 (ja) 半導体素子の位相反転マスク製造方法
JP2666122B2 (ja) 薄膜トランジスタ基板
JPH02139972A (ja) 半導体装置の製造方法
JPH05323380A (ja) 薄膜トランジスタパネルの製造方法
JPS6325356B2 (ja)
JPS5814568A (ja) 薄膜トランジスタマトリツクスアレイの製造方法
JPS62257167A (ja) フオトマスク用ブランクの製造方法
JP3201462B2 (ja) 薄膜トランジスタの製造方法
JP2878516B2 (ja) フォトレジストの現像液、現像方法及び薄膜トランジスタの製造方法