JPH03108812A - 可変遅延回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、遅延回路、特に、高周波信号用可変遅延回路
に関する。

〔従来の技術及び発明が解決しようとする課題〕同期型
ロジック回路では、これら回路が応答するロジック信号
が、クロック信号に同期して同時に状態を変化させる必
要がある。信号経路の違いを考慮して、同期型ロジック
回路に転送するロジック信号を、その回路から離れた位
置で発生した他のロジック信号と同期させるために、ロ
ジック信号を転送する前に、このロジック信号を調整可
能に遅延させる手段（可変遅延回路）を設ける必要が度
々ある。同期型ロジック回路を集積回路で実現したとき
、−緒に用いる可変遅延回路は、付加的なディスクリー
ト部品により費用がかかるのを避けるため、同じ集積回
路内にを実現するのが望ましい。

従来、タップ付遅延線を用いてロジック信号を遅延して
いるが、通常、これら遅延線を集積回路内に実現するこ
とはできない。集積回路形式で実現した典型的な遅延回
路は、カスケード接続されたロジック・ゲートを用いて
いる。これら連続したゲートの各々は、ゲートの単位伝
播時間だけ入力信号を遅延する。かかる遅延回路による
総合遅延は、□カスケード接続のゲートの数と単位伝播
時間との積である。よって、ロジック・ゲートをカスケ
ート接続内に接続したり、切り離ししたりすることによ
り、この総合遅延を調整出来る。かかる遅延回路は、広
範囲にわたって信号遅延を調整出来るが、遅延分解能は
、１個のロジック・ゲートの伝播遅延に制限される。デ
ータ信号の状態変化は、同期クロックの各周期期間中に
狭い時間幅内で生じるので、かかる状態変化は、クロッ
ク周期よりも幾分細かな分解能で同期しなければならな
い。しかし、高速同期型ロジック回路において、ロジッ
ク・ゲートの伝播時間は、回路を制御するクロック信号
周期よりも非常に短くはできないので、ロジック・ゲー
トをカスケード接続した遅延回路は適切でない。

したがって、本発明の目的は、高周波信号に適した高分
解能の可変遅延回路の提供にある。

〔課題を解決するための手段及び作用〕本発明の可変遅
延回路は、可変利得の第１及び第２増幅器を具えており
、各増幅器は、入力端子に応じた出力電流を発生する。

これら２個の増幅器の出力電流を加算して負荷電流とし
、１対の負荷抵抗器に流して遅延回路出力電圧を発生す
る。

遅延すべき電圧入力信号を、入力電圧として第１増幅器
に供給すると共に、入力電圧としてバッファ（固定遅延
手段）にも供給する。なお、このバッファの信号伝播遅
延は、一定である。このバッファの出力を入力電圧とし
て第２増幅器に供給する。

入力信号のロジック状態変化により、比較的短い遅延後
、第１増幅器の出力電流内にロジック状態変化が生じる
し、また、反転バッファの遅延による比較的長い遅延後
、第２増幅器の出力電流内に同様な状態変化が生じる。

第１増幅器の利得が高く、第２増幅器の利得が低いとき
、負荷電流は、実質的に第１増幅器の出力電流で構成さ
れる。よって、遅延回路の出力電圧と共に負荷電流は、
第１増幅器の伝播時間に等しい最小遅延後に、状態を変
化させる（即ち、特定の闇値ロジック・レベルに達する
）。一方、第１増幅器の利得が小さく、第２増幅器の利
得が大きいとき、負荷電流は、実質的に第２増幅器の出
力電流で構成される。よって、負荷電流及び遅延回路出
力電圧は、バッファ及び第２増幅器の伝播時間の和に等
しい最大遅延後に、状態を変化させる。入力信号の状態
変化に対する遅延回路出力電圧の状態変化に対する遅延
は、第１及び第２増幅器の利得を調整することにより、
例えば、増幅器供給電流を調整することにより、最小及
び最大遅延の間の時間に、高分解能で調整出来る。

本発明の要旨は、特許請求の範囲の欄に指摘しであるが
、本発明の構成、動作方法、利点及び目的は、添付図を
参照した以下の説明より理解出来よう。

〔実施例〕

第１図は、本発明の可変遅延回路の回路図である。この
遅延回路は、差動入力信号を受け、差動出力信号を発生
する。この出力信号は、差動制御信号の振幅に応じて、
入力信号に対して、調整可能に遅延する。

入力信号を、エミッタ結合トランジスタ対Ｑ１、Ｑ２の
ベース間に供給すると共に、固定遅延手段であるバッフ
ァ（１２）にも入力として供給する。

このバッファの遅延は、一定（固定）で、ＦＤ秒である
。バッファ（１２）の差動出力を第２エミツタ結合トラ
ンジスタ対Ｑ３、Ｑ４のベースに供給し、制御信号を第
３トランジスタ対Ｑ５、Ｑ６のベース間に供給する。ト
ランジスタＱ５及びＱ６のエミッタは、夫々抵抗器Ｒ１
及びＲ２を介して、電流源Ｉｘに接続する。トランジス
タ対Ｑ１、Ｑ２のエミッタをトランジスタＱ５のコレク
タに接続し、トランジスタＱ３、Ｑ４のエミッタをトラ
ンジスタＱ６のコレクタに接続する。トランジスタＱ１
及びＱ３のコレクタは、ノード（１６）に相互接続し、
このノードは、抵抗器Ｒ３を介して、電圧源Ｖｃｃに接
続する。同様に、トランジスタＱ２及びＱ４のコレクタ
は、ノード（１８）に相互接続し、このノード（１８）
は、抵抗器Ｒ４を介して電圧源Ｖｃｃに接続する。出力
段（２０）は、トランジスタＱ７、Ｑ８、マツチングし
た電流源１ｙ、Ｉｚを含んでいる。トランジスタＱ７の
ベースをノード（１８）に接続し、トランジスタＱ８の
ベースをノード（１６）に接続し、トランジスタＱ７及
びＱ８のコレクタを電圧源Ｖｃｃに接続し、電流源Ｉｙ
及びＩｚを介してこれらトランジスタのエミッタを接地
する。トランジスタＱ７、Ｑ８のエミッタ間に差動電圧
として出力信号が現れる。

トランジスタＱ１、Ｑ２は、差動増幅器Ａｌを構成し、
入力信号を増幅して差動電流出力信号１１＝ＩＣ１−Ｉ
Ｃ２を発生する。なお、ＩＣＩ及びＩＣ２は、夫々トラ
ンジスタＱ１及びＱ２のコレクタ電流である。同様に、
トランジスタＱ３、Ｑ４は、差動増幅器Ａ２を構成し、
一定遅延のバッファ（１２）の出力信号を増幅して差動
電流出力信号１２＝ＴＣ３−ＩＣ，４を発生する。なお
、ＩＣ３及びＩＣ４は、夫々トランジスタＱ３及びＱ４
のコレクタ電流である。電流ＩＣＩ及び１．Ｃ３を組み
合わせて、抵抗器Ｒ３を流れる負荷電流ＩＬＬとし、電
流ＩＣ２及びＩＣ４を組み合わせて、抵抗器Ｒ４を流れ
る負荷電流ＩＬ２とする。

よって、増幅器Ａ１及びＡ２は共に、抵抗器Ｒ３及びＲ
４を流れる差動負荷電流ＩＬ＝ＩＬ１−ＩＬ２を発生す
る。

マツチングした抵抗器対Ｒ３、Ｒ４を流れる差動負荷電
流ＩＬは、ノード対（１６）及び（１８）間にこの差動
負荷電流ＩＬに比例した差動電圧信号ＶＡを発生する。

出力段（２０）は、入力信号ＶＡにほぼ等しい振幅の差
動出力信号を発生するエミッタ・フォロア増幅器を具え
ている。

入力信号の状態変化により、第１増幅器の伝播時間に等
しい比較的短い遅延後に、第１増幅器Ａ１の出力電流１
１に状態変化が生じる。また、この入力信号の状態変化
により、バッファ（１２）及び増幅器Ａ２の伝播時間の
和に等しい比較的長い遅延後に、第２増幅器Ａ２の出力
電流Ｉ２に同様の状態変化が生じる。第１増幅器ＡＩの
利得が高く、第２増幅器Ａ２の利得が低いとき、負荷電
流ＩＬは、実質的に第１増幅器の出力電流１１で構成さ
れるので、負荷電流及び遅延回路の出力信号は、第１増
幅器Ａ１の伝播時間にほぼ等しい最小遅延後に、状態を
変化させる（即ち、特定の闇値ロジック・レベルに達す
る）。一方、第１増幅器Ａ１の利得が低く、第２増幅器
Ａ２の利得が高いとき、負荷電流ＩＬは、実質的に第２
増幅器の出力電流Ｉ２で構成されるので、負荷電流及び
遅延回路の出力信号は、バッファ及び第２増幅器の伝播
時間の和にほぼ等しい最大遅延後に、その状態を変化さ
せる。トランジスタ対Ｑ５、Ｑ６のベース間の制御信号
は、電流源ｌｘの電流出力の相対比に影響する。この電
流出力は、利得制御電流として、トランジスタ対Ｑ１、
Ｑ２のエミッタ及びトランジスタ対Ｑ３、Ｑ４のエミッ
タに転送されるので、増幅器Ａ１及びＡ２の利得を制御
すると言える。入力信号の状態変化に追従する負荷信号
ＩＬ及び遅延回路出力信号の状態変化の遅延は、制御信
号により増幅器利得を調整することにより、最小及び最
大遅延の間の時間に、高分解能で調整出来る。

３個以上の増幅器及び２個以上の遅延バッファを用いた
遅延回路は、１９８７年１１月２５日に出願され、名称
が「調整可能な遅延回路」であるエイナー・オー・タラ
の米国特許出願第１２５０２３号に開示されている。本
出願の要旨の一部は、１９８７年８月７日に出願され、
名称が「高速分割縮小命令セット・コンピュータ」であ
るハンスジャーグ・ブレラブの米国特許出願第８４００
３号にも開示されている 第２Ａ図は、制御信号が大きく正であるときの、ＩＬ、
１１及び■２の関係を示す。この第２Ａ図及び第１図を
参照して説明する。制御信号が大きく正であると、トラ
ンジスタＱ５がオンで、トランジスタＱ６がオフであり
、電流源ｌｘの出力電流のほぼ総ては、トランジスタＱ
５を介して増幅器Ａ１に転送され、増幅器Ａ２には電流
が実質的に転送されない。この場合、入力信号が状態変
化すると、増幅器Ａ１の出力電流１１は、最小値ＩＭＩ
Ｎ及び最大値ＩＭＡＸの間で変化するが、増幅器Ａ２の
出力信号Ｉ２は、はぼゼロを維持する。よって、大きな
正の制御信号に対して、負荷電流ＩＬは、増幅器Ａ１の
出力電流１１に追従し、増幅器Ａ２は、負荷信号ＩＡに
何も寄与しない。

第２Ｅ図は、制御信号が大きく負であるときのＩＬ、Ｉ
ｔ及びＩ２の関係を示す。この第２Ｅ図及び第１図を参
照して説明する。制御信号が大きく負であると、トラン
ジスタＱ６はオンで、トランジスタＱ５はオフである。

よって、電流源ｌｘの電流出力のほとんど総ては、トラ
ンジスタＱ６を介して増幅器Ａ２に転送され、増幅器Ａ
１には実質的に電流が転送されない。この場合、入力信
号が状態を変化させると、増幅器の出力信号■２は、Ｉ
ＭＩＮ及びＩＭＡＸＯ間で変化するが、増幅器Ａ１の出
力信号１１はほぼゼロに留まる。よって、大きな負の制
御信号に対して、負荷電流信号ＩＬは、増幅器Ａ２の出
力信号■に追従し、増幅器Ａ１は、負荷信号ＩＬに何も
寄与しない。

第２Ｂ〜第２Ｄ図は、中間の制御信号値、即ち、上述の
正及び負の極限値間における遅延回路の動作を示す。各
増幅器の利得を制御するために、制御信号は、増幅器Ａ
１及びＡ２の間で、電流源ｌｘの電流出力を配分、即ち
、分割する。入力信号が状態を変化させ、制御信号が中
間値であると、増幅器Ａ１及びＡ２の出力信号■１及び
Ｉ２は、ＩＭＡＸ−ＩＭＩＮよりも小さい範囲で変化す
るが、１１及びＩ２の和である負荷電流ＩＬは、ＩＭＡ
Ｘ−ＩＭＩＮの全範囲にわたって常に変化する。

第２Ｂ図は、電流源Ｉｘの電流出力の７５％が増幅器Ａ
１に向かい、２５％が増幅器Ａ２に向かうようにした制
御信号の場合を示す。その結果、増幅器Ａ１の出力電流
■１は、ＩＭＩＮの７５％及びＩＭＡＸの７５％の間で
変化し、増幅器Ａ２の出力電流Ｉ２は、ＩＭＩＮの２５
％及びＴＭＡＸの２５％の間で変化する。よって、信号
１１及びＩ２の和である負荷電流信号ＩＬは、ｊＭＩＮ
及びＩＭＡＸの間で変化する。

第２Ｃ図は、電流源Ｉｘの出力電流の５０％が増幅器Ａ
Ｉに向かい、残りの５０％が増幅器Ａ２に向かうように
した制御電流の場合の１１、Ｉ２及びＩＬを示す。よっ
て、増幅器Ａｌの出力信号１１は、ＩＭＩＮの５０％及
びＩＭＡＸの５０％の間で変化し、増幅器Ａ２の出力信
号Ｉ２もＩＭＩＮの５０％及びＩＭＡＸの５０％の間で
変化する。

第２Ｄ図は、電流源ｌｘの電流出力の２５％が増幅器Ａ
１に向かい、残りの２５％が増幅器Ａ２に向かうように
した制御信号の場合のＩ１．１２及びＩＬを示す。その
結果、増幅器Ａ１の出力電流■１は、ＩＭＩＮの２５％
及びＴＭＡＸの２５％の間で変化し、増幅器Ａ２の出力
電流Ｉ２は、ＩＭＩＮの７５％及びＩＭＡＸの７５％の
間で変化する。よって、負荷電流信号ＩＬは、ＩＭＩＮ
及びＩＭＡＸの間で変化する。

第２Ａ〜第２Ｅ図を比較すると、制御信号の値が負荷電
流信号ＩＬの波形に影響していることが判る。第２Ａ〜
第２Ｅ図の各々において、この場合、人力信号は、時点
ＴＯにて状態を負から正に変化させる。即ち、立ち上が
り縁遷移が時点ＴＯに生じる。増幅器Ａ１の信号■１は
、時点ＴＯにて、入力信号状態遷移に応答し始め、増幅
器Ａ２の信号Ｉ２は、固定遅延バッファ（１２）が入力
信号をＦＤ秒だけ遅延させた後の時点（ＴＯ＋ＦＤ）に
て、入力信号の遷移に応答し始める。第２Ａ図に示すよ
うに、制御信号が大きく正のとき、時点ＴＯ後に、負荷
電流ＩＬがや、速に立ち上がる。第２Ｅ図の如く、制御
信号が大きく負のとき、負荷電流ＩＬは、同様に迅速に
立ち上がるが、時点（ＴＯ＋ＦＤ）から開始する。第２
Ｂ〜第２Ｄ図の如く、制御信号の中間値では、１１が立
ち上がり始めたときの時点ＴＯにて、負荷電流信号ＩＬ
が立ち上がり始めるが、信号Ｉ２が立ち上がりを完了す
る時点Ｔｘまで、この立ち上がりは完了しない。よって
、制御信号の中間値では、負荷電流信号の波形は、ＩＭ
ＩＮからＩＭＡＸに進むにつれ、時点ＴＯ及びＴｘの間
で、「伸びる」。さらに、増幅器Ａｌが第２Ｂ図のよう
に、負荷信号ＩＬの発生を支配するならば、負荷電流Ｉ
Ｌは、ＩＭＴＮからＩＭＡＸへの変化の開始にて急であ
り、この変化の終わりに向かって平らになる。逆に、第
２Ｄ図に示すように、増幅器Ａ２が負荷信号ＩＬの発生
を支配するならば、負荷信号ＩＬは、その変化の初めが
比較的平らであり、変化の終わりで急になる。増幅器Ａ
１及びＡ２が負荷信号ＩＬの発生に等しく寄与する第２
Ｃ図において、負荷信号ＩＬは、ＩＭＩＮからＩＭＡＸ
への変化の中間でゑ、激に立ち上がり、その変化の初め
及び終わりでは急激でない。

値ＩＭＩＮ及びＩＭＡＸの間の負荷電流信号ＩＬの変化
は、電圧ＶＭＩＮ及びＶＭＡＸＯ間の差動電圧信号ＶＡ
に対応する変化を生じさせる。エミツタ・フォロア出力
段（２０）は、信号ＶＡを利得１で増幅して、遅延回路
出力電圧信号を供給する。制御信号の値は、負荷電流信
号ＩＬの波形に影響するので、信号ＶＡ及び出力信号の
波形は同様に影響される。ＶＭＩＮ及びＶＭＡＸ間の差
動電圧闇値は、出力信号を第１０シツク状態から第２０
シツク状態へ変化させる交差点となる。この出力信号を
受ける外部回路は、例えば、闇値未満の電圧をロジック
０レベルとして、また、この闇値より大きい電圧をロジ
ックルベルとして、出力信号を適切に判断する。制御信
号を用いて、入力信号の遷移に応じて、出力を迅速に立
ち上げるか、遅く立ち上げるので、この制御信号は、出
力信号が闇値と交差する時、即ち、出力信号がロジック
Ｏからロジック１になる時を決める。

第・３Ａ〜第３Ｅ図は、種々の制御信号値に対して、出
力信号がＶＭＮ　ＩからＶＭＡＸに立ち上がる状態を表
しており、時点ＴＯにおける入力信号の立ち上がり縁と
、差動電圧閾値ＶＴＨ未満からこの閾値ＶＴＨ以上への
出力信号の対応遷移との間の遅延を示している。第３Ａ
〜第３Ｅ図は、制御信号の値に応じて、第２Ａ〜第２Ｅ
図に夫々対応する。

第１、第２Ａ及び第３Ａ図を参照して説明する。

制御信号が大きく正のとき、時点ＴＯにおける入力信号
の立ち上がり縁に応答して、負荷信号ＴＬは初めに急激
に立ち上がる。負荷信号ＩＬに正比例する出力信号も、
時点Ｔｏ後に短時間に鋭く立ち上がり、時点Ｔ１にて、
閾値ＶＴＨと交差する。

次に、第１、第２Ｂ及び第３Ｂ図を参照する。制御信号
が、電流源Ｉｘの電流出力の７５％を増幅器Ａ１に向け
、残りの２５％を増幅器Ａ２に向けたとき、負荷信号Ｉ
Ｌは、その応答の初めから少したった時に急激に立ち上
がり、その応答の終わりに向かって平坦になる。ＩＬに
比例する出力信号は・時点Ｔ１の後の時点Ｔ２にて、閾
値ＶＴＨと交差する。再び、第１、第２０及び第３Ｃ図
を参照する。制御信号が、電流源■Ｘの電流出力の５０
％を増幅器Ａ１に向け、残りの５０％を増幅器Ａ２に向
けたとき、負荷信号ＩＬは、時点Ｔ２以後の時点Ｔ３に
て闇値ＶＴＲと交差する。第２Ｄ及び第３Ｄ図は、制御
信号が、電流源Ｉｘの電流出力の２５％を増幅器Ａ１に
向け、残りの２５％を増幅器Ａ２に向けた場合を示す。

負荷信号ＩＬ及び出力信号は、その応答の初めは緩やか
に立ち上がり、その応答の終わりに向かって急激になる
ので、時点Ｔ３以後の時点Ｔ４にて、出力信号は闇値Ｖ
ＴＲと交差する。最後に、第２Ｅ及び第３Ｅ図を参照す
る。制御信号は、大きく負であり、負荷信号ＩＬ及び出
力信号を比較的遅い時点（Ｔ。

＋ＦＤ）にて、非常に鋭く立ち上がらせる。出力信号は
、時点Ｔ４以後のＴ５にて、閾値ＶＴ）１と交差する。

第２Ａ〜第２Ｅ図及び第３Ａ〜第３Ｅ図は、入力信号が
負から正に変化したときの回路動作を表している。入力
信号が正から負への場合、即ち、立下り縁遷移の場合、
出力信号は、ＶＭＡＸがらＶＭＩＮへ遷移する。ここで
、制御信号は、入力信号の立下り縁に応じて、出力信号
が早く立ち下がるか、遅く立ち下がるかを決める。入力
信号の立下り縁と、閾値ＶＴＨ以上からＶＴＨ未満への
出力信号の遷移との間の遅延は、入力信号の立ち上がり
縁と、閾値ＶＴ）（未満からＶＴＨ以上への出力信号の
遷移との間の遅延時間に対応する。例えば、第２Ｂ及び
第３Ｂ図の場合のように、制御信号により、電流源Ｉｘ
の電流出力の約７５％が増幅器Ａ１に向かい、残りの約
２５％が増幅器Ａ２に向かうと、Ｔ２−Ｔｏの遅延時間
が、入力信号の立下り縁と、出力信号がＶＴＨ以上から
ＶＴＨ未満に変化する時点との間に生じる。

第１、第２Ａ〜第２Ｅ及び第３〜第３Ｅ図を参照する。

ＩＬ倍信号、ＩＭＩＮ及びＩＭＡＸ間の連続的に増加す
る遷移となり、利用可能な遅延時間の連続的な遷移を確
立し、出力信号がある期間、闇値電圧ＶＴＲ及びその近
傍に留まる曖昧な状態を避ける。ＩＬ倍信号遷移が、Ｉ
ＭＩＮ及びＩＭＡＸの間で連続的に増加するのを確実に
するため、増幅器Ａ２が入力信号の状態変化に応答し始
めた後まで、増幅器Ａ１は入力信号の状態変化に対する
応答を完了してはならない。増幅器Ａ２がその応答を開
始する前に、増幅器ＡＩがその応答を完了すると、ＩＬ
倍信号、ＩＭＩＮ及びＩＭＡＸの間の中間レベルまで増
幅器Ａ１の出力■１に追従し、増幅器Ａ２がその応答を
開始するまで、その中間レベルに留まる。この場合、出
力信号は、増幅器Ａ１の応答期間中、及び増幅器Ａ２の
応答期間中、急速に立ち上がるが、その間の中間期間は
、非常にゆっくりと立ち上がる。さらに、出力信号がそ
の中間期間中、閾値ＶＴＨの近傍にあると、回路のノイ
ズにより、出力信号は、その期間の任意の時点にＶＴＨ
と交差出来るので、回路の「遅延時間」が予測不能にな
る。よって、増幅器Ａ１の信号伝播時間は、固定遅延バ
ッファ（１２）の信号伝播時間であるＦＤ秒よりも長く
なければならないので、増幅器Ａ１の応答が完了する前
に、増幅器Ａ２の応答を開始出来る。さらに、固定遅延
バッファ（１２）の信号伝播時間ＦＤ秒は、入力信号の
立ち上がり時間よりも短くなければならない。本明細書
で用いる素子の「信号伝播時間」とは、その出力の１０
％から９０％までの立ち上がり時間である。

入力信号及び出力信号の状態変化を、負から正、又は正
から負として示したが、正及び負電圧が夫々表す高及び
低ロジック・レベルは、単なる説明のためであり、本発
明の回路の適切な動作にとって本質的でないことが理解
できよう。例えば、第１電圧が表す第１０シツク・レベ
ルから第２正電圧が表す第２０シツク・レベルへの入力
信号状態における正の変化は、所定時間後、第３正電圧
から第４正電圧への状態変化として、出力信号に現れる
。出力信号を判断する回路は、第３及び第４正電圧間の
闇値電圧を用い、ロジック１及びロジック０間の遷移を
検出する。閾値差をゼロ電圧差とする必然性はない。

〔発明の効果〕

したがって、本発明によれば、制御信号を調整すること
により、時点ＴＯでの人力信号の状態変化に応答して、
出力信号が状態を変化させる（即ち、ＶＴＨと交差する
）時点をＴ１及びＴ５の任意の値に調整出来る。よって
、制御信号を調整出来る分解能のみで制限される高精度
の分解能で、入力及び出力信号の状態変化間の遅延を調
整出来る。本発明の遅延回路は、わずかな受動回路素子
、即ち、４個の抵抗器のみを必要とし、コンデンサを必
要としないので、広い回路領域を必要とせずに、効果的
に集積回路化ができる。

【図面の簡単な説明】

第１図は本発明の可変遅延回路の好適実施例の回路図、
第２Ａ〜第２ＥＥ及び第３Ａ〜第３Ｅ図は第１図の回路
の動作を説明するためのタイミング図である。 （１２）は遅延手段、（２０）は出力段、Ａ１は第１可
変利得増幅手段、Ａ２は第２可変利得増幅手段である。

Claims (1)

1. 【特許請求の範囲】 入力信号の状態変化に応答して、遅延した状態変化の遅
   延信号を発生する遅延手段と、 上記入力信号を受け、第１信号を出力する第１可変利得
   増幅手段と、 上記遅延信号を受け、第２信号を出力する第２可変利得
   増幅手段と、 上記第１及び第２信号を組み合わせて、上記入力信号に
   対して遅延した出力信号を出力する出力段とを具えた可
   変遅延回路。