JP2873004B2 - ディレイ回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、入力信号電圧に出力信号電圧を遅延追従さ
せ、しかも遅延された出力信号電圧を入力信号電圧にレ
ベル一致させるようにしたディレイ回路に係り、例えば
マルチシンク方式ディスプレイの水平偏向回路等に好適
なディレイ回路に関する。 ［従来の技術］ 数種類の水平同期周波数に対応するマルチシンク方式
ディレイは、水平同期周波数に応じて水平回路（水平ド
ライブ回路、水平出力回路等）の動作モードを切り換え
ると共に、電源回路から出力される電源電圧を切り換え
る構成とされている。すなわち、第２図に示すように周
波数／電圧変換回路１が水平同期信号HDの水平同期周波
数に応じた出力信号電圧V1を抵抗R1及び充放電コンデン
サC1で構成されたローパスフィルタ回路２を介して水平
回路３及び電源回路４に出力し、この信号電圧V1に基づ
いて電源回路４が水平回路３に供給する電源電圧を制御
し、水平回路５が動作モードを切り換え、かくして水平
同期周波数に応じて水平回路３の動作状態を変化させる
ことができ、所望の水平同期周波数の表示画像を得るこ
とができるようになっている。 ［発明が解決しようとする問題点］ ところで、この種の回路おいては、水平同期周波数を
切り換える際に水平回路３の水平出力トランジスタを誤
って破壊する恐れがある。この水平出力トランジスタの
破壊を防止するためには、水平回路３に供給する電源電
圧を切り換えた後で、水平回路３の動作モードに切り換
えるが良策である。 例えば、第３図に示すように、電源回路４に供給する
周波数／電圧変換回路１の出力信号電圧V1に対して、デ
ィレイ回路５を介して所定の遅延時間だけ遅延した制御
信号電圧V2を水平回路５に与えて切り換えるようにすれ
ば良いと考えられる。しかしながら、入力信号電圧に対
して所定の遅延時間をもって出力信号電圧を追従変化さ
せる従来のディレイ回路は、その大多数が安定時の入力
信号電圧レベルと出力信号電圧レベルとが一致せず、こ
のため第３図のように介挿した場合は、遅延回路５の前
後の回路すなわち周波数電圧変換回路１と水平回路３の
各回路素子を設計し直さなければならないという問題が
あった。 また、特開昭59−185419号「減衰回路」には、パルス
状の入力信号を減衰回路を介して比較器の一方の入力端
子に供給するとともに、遅延回路を介して比較器の他方
の入力端子に供給し、入力信号パルスを正確に所定時間
だけ遅延したパルス出力を比較器から得る構成のディレ
イ回路が開示されている。 しかしながら、この遅延回路は、初段のトランジスタ
のベースに矩形波パルスとして印加される入力信号電圧
と、終段の比較器から矩形波パルスとして出力される出
力信号電圧を、それぞれ波高値の中間電圧すなわち平均
直流レベルにおいて一致させるものであり、矩形波パル
スのエッジ部分で充放電するコンデンサの端子電圧を矩
形波パルスを所定比をもって減衰させた減衰矩形波パル
スと比較するだけであるため、入力信号から出力信号ま
での下り信号処理経路のいずれか少なくとも一カ所から
上流側に信号帰還するという閉ルーブ構成ではなく、減
衰器と遅延回路に跨がるフィードバックループをもたな
い開ルーブ構成であることは明らかであった。このた
め、出力信号電圧と入力信号電圧を比較して比較誤差を
零に収束制御する電圧制御回路を比較器に内蔵させるか
又は縦列接続しない限り、入出力間で波高値まで一致さ
せることはできず、入出力間で波高値を一致させる場合
には、手動調整によって比較器の出力ゲインを調整する
といった小手先の対応しかできないといった課題を抱え
るものであった。一般に、遅延回路に要求される機能と
しては、入力信号の信号レベルと波高値を変えずに位相
だけを遅延することにあると言ってもよく、こうした観
点から見たときに、本遅延回路が単に時間軸上の信号遅
延だけを目的としており、入出力信号間のレベル管理ま
で配慮するものでないことは明らかであった。また、仮
に比較器の出力ゲインを調整し、かつまた矩形波パルス
に代えてステップ電圧波形を入力した場合を想定して
も、ステップ変化前後の平均電圧については入力信号電
圧と出力信号電圧を一致させられるが、帰還型の回路構
成の特徴として期待される無調整で遅延期間を除く定常
状態における入出力レベルを完全一致させる構成にはな
っていない以上、入力信号電圧に対し出力信号電圧を絶
対レベルにおいて一致させることは不可能であるといっ
た課題を抱えるものであった。 本発明は、上記従来の課題に鑑みてなされたものであ
り、入力信号電圧に対して所望の時定数で遅延して出力
信号が追従変化し、しかも差電流が零収束した安定時に
は入力信号電圧と同一レベルの出力信号電圧を得ること
ができるようにしたディレイ回路を提供することを目的
とするものである。 ［問題点を解決するための手段］ 上記目的を達成するため、本発明は、入力信号電圧と
出力信号電圧とを比較する差動対が、入力信号電圧に対
応する第１の電流と出力信号電圧に対応する第２の電流
を生成するコンパレータ回路と、前記第１及び第２の電
流の電流和を定値制御する定電流源と、前記第１、第２
の電流をそれぞれカレントミラーを介して転写し、転写
された両電流の差に相当する差電流を生成する差電流生
成手段と、前記差電流を通電されて充放電するコンデン
サと、該コンデンサの端子電圧をベース・エミッタ間電
圧分だけ異ならしめ、前記出力信号電圧として外部出力
するとともに前記差動対の一方に帰還するエミッタフォ
ロワ回路とを具備し、前記入力信号電圧に前記出力信号
電圧が一致して前記差動対が平衡するまでの過渡期間を
信号遅延時間とすることを特徴とするものである。 ［作用］ 本発明によれば、コンパレータ回路の差動対が入力信
号電圧に対応する第１の電流と出力信号電圧に対応する
第２の電流を生成し、差電流生成手段がカレントミラー
により第１、第２の電流を転写し、転写された両電流の
差に相当する差電流によりコンデンサを充放電させ、コ
ンデンサの端子電圧をベース・エミッタ間電圧分だけ異
ならしめて外部出力するエミッタフォロワ回路が、差動
対の一方に出力信号電圧を帰還することにより、入力信
号電圧に出力信号電圧が一致して前記差動対が平衡する
までの過渡期間を信号遅延時間とする。これにより、充
放電コンデンサの容量と差電流とで決まる時定数をもっ
て出力信号電圧を入力信号電圧に追従させることがで
き、過渡期間が経過した安定時には入力信号電圧と同一
レベルの出力信号電圧を得ることができる。 ［実施例］ 以下、本発明の実施例を第１図を参照して詳述する。
第１図は、本発明のディレイ回路の一実施例を示す回路
図である。 第１図において、NPN型のトランジスタQ1及びQ2はエ
ミッタが共通接続されて定電流源10によって駆動される
コンパレータ回路11を構成しており、トランジスタQ1の
ベースに入力信号INの信号電圧（入力信号電圧）Viが与
えられ、他方のトランジスタQ2のベースに出力信号OUT
の信号電圧（出力信号電圧）Voが与えられるよう構成さ
れている。従って、入力信号電圧Viと出力信号電圧Voと
の差に応じて、トランジスタQ1に流れるコレクタ電流I1
とトランジスタQ2に流れるコレクタ電流I2が変化する。 ベースが共通接続されているトランジスタQ3及びQ4
と、ベース電流補償用のトランジスタQ5とからなるカレ
ントミラー回路12は、転写係数が１であり、トランジス
タQ1のコレクタ電流I1と同一電流を外付けの充放電コン
デンサC2に供給する。 ベースが共通接続されているトランジスタQ6及びQ7
と、ベース電流補償用のトランジスタQ8とからなるカレ
ントミラー回路13は、トランジスタQ2のコレクタ電流I2
をカレントミラー回路14に入力電流信号として供給する
ものである。カレントミラー回路14は、ベースが共通に
接続されているトランジスタQ9及びQ10と、ベース電流
補償用のトランジスタQ11とからなり、入力電流信号I2
と同一電流をコンデンサC2から流出させる。実施例の場
合、カレントミラー回路13,14の転写係数はともに１で
ある。 この結果、コンデンサC2は、カレントミラー回路12を
介した充電電流I1とカレントミラー回路13及び14を介し
た放電電流I2との差電流（I1−I2）によって充放電さ
れ、この差電流（I1−I2）が正のとき充電され、他方こ
の差電流（I1−I2）が負のとき放電する。 このようにして得られたコンデンサC2の端子電圧Vc
は、トランジスタQ12,Q13をダーリントン接続してなる
エミッタフォロワ回路15を介して出力信号電圧Voとして
出力されると共に、上述したコンパレータ回路11のトラ
ンジスタQ2のベースに帰還される。ダーリントン接続さ
れた一対のトランジスタの各ベース・エミッタ電圧をVb
eとすると、出力信号電圧VoとコンデンサC2の端子電圧V
cとの間には、 Vo＝Vc−2Vbe なる関係が成立し、出力信号電圧VoはコンデンサC2の端
子電圧Vcからエミッタフォロワ回路15のベース・エミッ
タ間電圧2Vbeだけ異ならしめて外部出力されることにな
る。言うまでもなく、コンデンサC2の端子電圧をエミッ
タフォロワ回路15を介して出力するようにしたのは、次
段の回路の動作によってコンデンサC2の充電及び放電動
作が影響を受けないように配慮したからである。 なお、充放電動作は、コンデンサC2の時定数によって
その変化時間が定まりこの時定数を適宜選定することで
入力信号電圧Viの変化に追従する出力信号電圧Voの遅延
時間を所望のものとすることができる。 以上の構成において、入力信号電圧Viが一定値をと
り、入力信号電圧Viと出力信号電圧Voとが一致している
ときには、コンパレータ回路11の各トランジスタQ1及び
Q2のコレクタ電流I1及びI2は等しくなる。その結果、差
電流（I1−I2）は０となり、充放電コンデンサC2に対し
て充電動作及び放電動作のいずれかの動作もなされず、
出力信号電圧Voも入力信号電圧Viと同様に一定値をと
る。 この状態から、入力信号電圧Viが変化すると、例えば
ΔＶだけ上昇すると、出力信号電圧Voが直ちに変化でき
ず、入力信号電圧Viと出力信号電圧Voとの間に生じた差
ΔＶに応答し、コンパレータ回路11のトランジスタQ1及
びQ2にコレクタ電流I1及びI2が流れる。すなわち、コレ
クタ電流I1が大きくなり、他方のコレクタ電流I2が小さ
くなる。その結果、差電流（I1−I2）は正の値となり、
充放電コンデンサC2は差電流（I1−I2）により、Vo＋Δ
Ｖに向けて充電される。この場合、出力信号電圧Voはコ
ンパレータ回路11内のトランジスタQ2のベースに帰還さ
れるため、充電の進行とともに差電流（I1−I2）は漸減
するが、充電帰還中差電流が当初の値［I1−I2］と同じ
であると仮定した場合、C2ΔV/［I1−I2］なる時間が経
過したときに出力信号電圧Voは入力信号電圧Viに追従一
致する。ただし、実際の遅延時間はC2ΔV/［I1−I2］よ
りも大であることは明らかである。 充電動作により出力信号電圧Voが上昇していき、やが
て入力信号電圧Viと等しくなると、コンパレータ回路11
のトランジスタQ1及びQ2のコレクタ電流II及びI2が等し
くなり、充電動作が終了してその値を保持する。また、
これとは逆に、安定状態から入力信号電圧Viが低下した
場合には、上記とは逆向きに流れる差電流（I1−I2）に
よりコンデンサC2が放電し、出力信号電圧Voが入力信号
電圧Viに等しくなるまで放電動作が行われる。 このように、上記ディレイ回路によれば、コンデンサ
C2の容量と差電流I1−I2とで決まる時定数をもって出力
信号電圧Voを入力信号電圧Viに追従させることができ、
過渡期間が経過して安定状態に移行したときには入力信
号電圧Viと同一レベルの出力信号電圧Voを得ることがで
きる。また、カレントミラー回路12,13,14を介して転写
形成した電流I1とI2の電流差に相当する差電流（I1−I
2）をもってコンデンサC2を充放電させるため、定常状
態から入力信号電圧ΔＶだけ変化したときに、当初流れ
る差電流を［I1−I2］として少なくともC2ΔV/［I1−I
2］を越える時間が経過した時点で出力信号電圧を入力
信号電圧に一致させることができ、確実な信号遅延が可
能である。 さらにまた、コンデンサC2の端子電圧がエミッタフォ
ロワ回路15を介して出力されるため、安定状態にあって
はコンデンサC2の端子電圧Vcと出力信号電圧Voとの間
に、エミッタフォロワ回路15のベースエミッタ間電圧に
相当する電圧差をもたせ、この状態で入力信号電圧Viと
出力信号電圧Voとを均衡させることができる。しかも、
この均衡状態は差動対Q1,Q2により形成される第１の電
流I1と第２の電流I2の電流和I1＋I2が定電流源10によっ
て一定電流に維持される限り安定的に維持され、こうし
た入力電圧Viに対する出力電圧Voの追従性が、差動対Q
1,Q2からエミッタフォロワ回路Q12,Q13に至り再び差動
対Q1,Q2に帰還する閉ループにより保証されるため、開
ループ構成の遅延回路とは比較にならないほど遅延動作
は安定かつ精巧であり、当然のことながら入力信号とこ
れを遅延した出力信号とは位相のみが異なるだけで、信
号レベルも波高値も厳密に一致し、これにより遅延回路
本来の機能を忠実に果たすことができる。かつまた、エ
ミッタフォロワ回路に続く次段以降の回路の動作内容に
よってコンデンサC2の充放電動作が影響を受けることは
ないため、例えばマルチシンク方式表示装置の水平偏向
回路に適用したときに、水平同期周波数の切り換えに際
して、水平回路に供給する電源電圧を切り換えた後で、
ディレイ回路による遅延時間が経過するのを待って水平
回路の動作モードを切り換えることができ、水平回路の
水平出力トランジスタの破壊を未然にかつ確実に防止す
ることができる。 なお、上記実施例では、カレントミラー回路12の転写
係数k1とカレントミラー回路13,14の転写係数k2は、カ
レントミラーを構成するミラー対のコレクタ抵抗を適宜
選択することにより１以外の値に設定することもでき、
その場合、コンデンサC2の充電電流k1I1と放電電流k2I2
は互いに異なる値に設定することができ、入力信号電圧
Viが上昇する場合と下降する場合で異なる時定数で追従
変化する出力信号電圧Voを得ることができる。また、転
写係数を変更した場合は、充電電流k1I1と放電電流k2I2
の比に応じてコンパレータ回路11と、第１及び第２の電
流源を構成するトランジスタのチップサイズを設計変更
することが好ましい。 また、実施例では、マルチシンク方式の表示装置に本
発明を適用したものを示したが、入力信号電圧Viの変化
に対して出力信号電圧Voが所定の時定数で追従変化する
ことが必要なディレイ回路を要する電子機器に広く適用
することができる。 ［発明の効果］ 以上のように、本発明によれば、コンパレータ回路の
差動対が入力信号電圧Viに対応する第１の電流I1と出力
信号電圧Voに対応する第２の電流I2を生成し、差電流生
成手段がカレントミラーにより第１、第２の電流を転写
係数k1,k2をもって転写し、転写された両電流kI1,kI2の
差に相当する差電流（kI1−kI2）によりコンデンサを充
放電させ、コンデンサの端子電圧をベース・エミッタ間
電圧分Vbeの整数（ｎ）倍だけ異ならしめて外部出力す
るエミッタフォロワ回路が、差動対の一方に出力信号電
圧Voを帰還することにより、入力信号電圧Viに出力信号
電圧Voが一致して差動対Q1,Q2が平衡するまでの過渡期
間を信号遅延時間とする構成としたから、コンデンサの
容量C2と差電流（kI1−kI2）とで決まる時定数をもって
出力信号電圧を入力信号電圧に追従させることができ、
過渡期間が経過して安定状態に移行したときには入力信
号電圧と同一レベルの出力信号電圧を得ることができ、
またカレントミラーを介して差電流生成手段内に生成し
た差電流（kI1−kI2）をもってコンデンサを充放電させ
るため、定常状態から入力信号電圧がΔＶだけ変化した
ときに、この電圧変化分ΔＶにコンデンサ容量C2を乗じ
た値C2ΔＶを当初流れる差電流（kI1−kI2）で除して得
られる時間C2ΔV/（kI1−kI2）を越える時間が経過した
時点で、出力信号電圧Voを入力信号電圧Viに一致させる
ことができ、確実な信号遅延が可能であり、またカレン
トミラーを構成するミラー対のコレクタ抵抗を適宜選択
することにより、コンデンサの充電電流と放電電流を互
いに異なる値に設定することもでき、かくすることで入
力信号電圧Viが上昇する場合と下降する場合で異なる時
定数で追従変化する出力信号電圧Voを得ることも可能で
あり、さらにまたコンデンサの端子電圧がエミッタフォ
ロワ回路を介して出力されるため、安定状態にあっては
コンデンサの端子電圧Vcと出力信号電圧Voとの間に、エ
ミッタフォロワ回路のベースエミッタ間電圧Vbeに応じ
た電圧差nVbeをもたせ、この状態で入力信号電圧Viと出
力信号電圧Voとを均衡させることができ、しかもこの均
衡状態は差動対により形成される第１の電流I1と第２の
電流I2の電流和I1＋I2が定電流源によって一定電流に維
持される限り安定的に維持され、こうした入力電圧Viに
対する出力電圧Voの追従性が、差動対からエミッタフォ
ロワ回路に至り再び差動対に帰還する閉ループにより保
証されるため、開ループの構成の遅延回路とは比較にな
らないほど遅延動作は安定かつ精巧であり、当然のこと
ながら入力信号とこれを遅延した出力信号とは位相のみ
が異なるだけで、信号レベルも波高値も厳密に一致し、
これにより遅延回路本来の機能を忠実に果たすことがで
き、かつまたエミッタフォロワ回路に続く次段以降の回
路の動作内容によってコンデンサの充放電動作が影響を
受けることはないため、例えばマルチシンク方式表示装
置の水平偏向回路に適用したときに、水平同期周波数の
切り換えに際して、水平回路に供給する電源電圧を切り
換えた後で、ディレイ回路による遅延時間が経過するの
を待って水平回路の動作モードを切り換えることがで
き、水平回路の水平出力トランジスタの破壊を未然にか
つ確実に防止することができる等の優れた効果を奏す
る。

【図面の簡単な説明】 第１図は、本発明のディレイ回路の一実施例を示す回路
図、第２図は、マルチシンク方式の表示装置を示すブロ
ック図、第３図は、ディレイ回路を有するマルチシンク
方式の表示装置を示すブロック図である。 10……定電流源 11……コンパレータ回路 12〜14……カレントミラー回路 15……エミッタフォロワ回路 C2……コンデンサ

───────────────────────────────────────────────────── フロントページの続き 合議体 審判長 高瀬 博明 審判官 松野 高尚 審判官 内藤 二郎 (56)参考文献 特開 昭59−185419（ＪＰ，Ａ) 特開 昭60−242664（ＪＰ，Ａ)

Claims (1)

1. (57)【特許請求の範囲】 １．入力信号電圧と出力信号電圧とを比較する差動対
   が、入力信号電圧に対応する第１の電流と出力信号電圧
   に対応する第２の電流を生成するコンパレータ回路と、
   前記第１及び第２の電流の電流和を定値制御する定電流
   源と、前記第１、第２の電流をそれぞれカレントミラー
   を介して転写し、転写された両電流の差に相当する差電
   流を生成する差電流生成手段と、前記差電流を通電され
   て充放電するコンデンサと、該コンデンサの端子電圧を
   ベース・エミッタ間電圧分だけ異ならしめ、前記出力信
   号電圧として外部出力するとともに前記差動対の一方に
   帰還するエミッタフォロワ回路とを具備し、前記入力信
   号電圧に前記出力信号電圧が一致して前記差動対が平衡
   するまでの過渡期間を信号遅延時間とすることを特徴と
   するディレイ回路。