JPH0296376A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁体上に設けられる半導体装置に関するも
のである。

〔従来の技術〕

第７図は絶縁体上に形成される半導体装置を示す。これ
は、シリコンウェハ上に絶縁体として酸化シリコン膜１
を形成し、更にその上にシリコン単結晶層２を形成した
後、不純物注入によるソース層２ｂ、　　ドレインＦｉ
２ａの形成及びエツチングによって形成された一般にＳ
　Ｏ１＋Ｒ造（Ｓ　１ｌｉｃｏｎＯｎ　　Ｉ　ｎ５ｕｌ
ａｔｏｒ）といわれる半導体装置である。

このＳｏｌ構造の半導体装置は、高耐圧かつラッチアッ
プの防止、さらには基板の３次元化等に非常に有用なも
のとして近年知られている構造である。

しかし、第７図のように、従来の半導体装置では次のよ
うな問題が存在する。

つまり、従来ではシリコン単結晶層２の堆積後にエツチ
ングを行っているが、そのエツチングによって削除され
た断面であるエツジ部３には凹凸が存在する。そして、
ゲート絶縁膜４の形成後、ゲート電極６をシリコン単結
晶層２を縦断するように形成するため、凹凸な断面３の
直上にもゲート絶縁膜４を介してゲート電極６が形成さ
れることになる。そのため、シリコン単結晶層２のエツ
ジ部３とゲート絶縁膜４との接触が均一に行っておらず
、ゲート電極４への加電圧によるチャンネル領域の形成
時には、断面３の直下に不安定なチャンネル領域が形成
され、この半導体装置の特性の不安定化、さらには高電
圧が印加された時の絶縁破壊等による素子の動作不良が
生じていた。

〔発明が解決しようとする課題〕

そこで本発明では、常に安定なチャンネル領域を得るこ
とができる半導体素子を提供する。

〔課題を解決するための手段〕

上記課題を解決するために、絶縁体上に形成された半導
体層と、 この半導体層の前記絶縁体と対向する面に形成され、前
記半導体層の表面を絶縁するゲート絶縁膜と、 このゲート絶縁膜上に平板状に積層されるゲート電極と
からなる半導体装置とする。

〔作用〕

上記手段を採用することにより、半導体層の表面に形成
されたゲート絶縁膜上に積層されるゲート電極が平板状
であるの、で、このゲート電極は半導体基板のエツチン
グによって表出される断面であるエツジ部には形成され
ない。そのために、従来このエツジ部直下に形成される
不安定なチャンネル領域を除去することができる。

〔実施例］ 第１図において、絶縁体１２上に設けられるＰ型の単結
晶シリコン層１３には、ソース層１３ａ。

ドレイン層１３ｂが不純物イオンの注入によって形成さ
れている。さらに、ソースＮ　１３　ａとドレイン層１
３ｂの電極取り出し部以外にはゲート絶縁膜１４が形成
され、このゲート絶縁膜１４を介してソース層１３ａと
ドレイン層１３ｂの間の上にはゲート電極１５が設けら
れて、ＭＯ３型半導体装置を形成している。

第２図（ａ）乃至山）により本発明半導体装置の製造方
法を説明する。

第２図（ａ）は、単結晶シリコン基板１１の主表面上に
、例えば１０５０°Ｃ，ｗｅｔＨＣＬの条件にて熱酸化
して０．４μｍ程度の絶縁体である酸化シリコン膜１２
を形成し、さらにはその酸化シリコン膜１２上にＣＶＤ
法等により０．１〜１μｍの半導体層である多結晶シリ
コン層を形成後、レーザ再結晶法により単結晶シリコン
層１３を形成させる。

次に第２図（ｂ）の如く、シリコン層１３の表面を１０
００°ＣＤｒｙ　Ｏｚによって熱酸化膜であるゲート絶
縁膜１４を形成する。その後、不純物濃度が１〜３　Ｘ
　１０　ｌ６ｃｍ”’になるようにボロンをゲート酸化
膜１４よりイオン打ち込みし、シリコン層１３をＰ型と
した。次に第２図（Ｃ）に示す如く、ゲート絶縁膜１４
上にＣＶＤ法等により厚さＯ１３〜０．８μｍの多結晶
シリコン層１５を形成した。

そして、第２図（ｄ）の如く第１のレジスト１６によっ
てゲート電極のパターンを形成し、ＲＩＥ法によるエツ
チングを行い、ゲート電極１５を形成した。

さらに第２図（ｅ）の如く、第２のレジスト１７をソー
ス層、ドレイン層のパターンに形成する。その後、ＲＩ
Ｅ法によってエツチングを行う。この時、ゲート電極１
５は第１のレジストによりセルファラインで形成される
ことにより、トランジスタのさらなる小型化が可能とな
る。

さらに、第２図げ）の如く全面にリンまたはヒ素をイオ
ン注入することによって、不純物濃度が１〜５　Ｘ　１
０　”ｃｍ−’のソース層１３ａ、ドレイン層１３ｂを
形成する。

その後は第２図（川の如く保護膜１８、アルミ配線１９
、保護膜２０等も堆積させ、本発明半導体装置が得られ
る。第２図（ｈ）は、第１実施例によって得られた半導
体素子の保護膜２０を除いた状態の平面図である。

次に本発明半導体装置の作用を第３図を用いて説明する
。

本発明の半導体装置では、ゲート電極１５に電圧を印加
することによってソース、ドレイン間に電流が流れるよ
うに、単結晶シリコン１３にチャンネル領域２０が形成
される。しかし、ゲート電極１５が平板状に形成されて
いるので、半導体基板１３の凹凸が形成されたエツジ部
２２の直上にはゲート電極１５が設けられないので、ゲ
ート絶縁膜１４とエツジ部２２との接触不良による不安
定なチャンネル領域が形成されない。

以上より、本発明半導体装置では常に安定なチャンネル
領域を得ることができる。

第４図は第２実施例として基板電位をとることができる
構造の半導体装置を示す。

この半導体装置は第２図（ｄ）まで同時工程であり、第
４図（ａ）の如く第２図（ｄ）のゲートを形成するレジ
ストパターン４１を形成した後、さらに基板電極用のレ
ジスト４３とソース、ドレイン用のレジスト４２を形成
する。そしてＲｒＥ法によってエツチングを行い、その
後レジストを除去する。

そして第４図（ｂ）の如く、再び基板電位用電極４４の
上にレジスト４５を形成した後、リンをイオン注入する
ことによってソース層、ドレイン層を形成する。

そして、ソース・ドレイン領域をレジストによりマスク
した後、基板電位用電極４４領域にＰ型不純物を高濃度
にイオン注入し、第４図（Ｃ）の如く各領域に接続する
アルミ配線を形成する。

第４図（ｄ）はＰチャンネルトランジスタの基板電位電
極を、また第４図（ｅ）はＮチャンネルトランジスタの
基板電位電極を、それぞれソース層及びドレイン層と同
時に形成する場合のレジスト４６゜４７の形成方法を示
す。

第５図（ａ）乃至（ｂ）は第３実施例である本発明を用
いた高耐圧構造の半導体装置の製造過程を示す。

その製造方法としては、第２図（ｆ）の半導体基板を第
５図（ａ）の如く、レジスト５１をソース層１３ａのゲ
ート電極１５より側をマスクするように形成した後、不
純物であるリンをイオン注入する。

この後、レジスト５Ｉを除去することにより、第５図（
ｂ）の如く実効チャンネル長を短くすると同時に、パン
チスルー耐圧を改善した高耐圧構造の半導体装置を得る
ことができた。

第６図は第４実施例の半導体装置を示す。第４実施例で
は半導体装置のゲート電極５０が他の半導体装置と連続
的に接続されている。さらにこの２つの半導体装置を分
離するために、互いの半導体装置の間に寄生するチャン
ネル領域を防止するようにＰ゛イオン打ち込み、分離層
６１を形成する。

本実施例を採用することによって、互いの半導体装置の
ゲート電極を共通とすることができ、製造工程の短縮を
行うことができる。

さらに、本実施例では、互いの半導体装置の分離にイオ
ンの打ち込みによる分離層６１を形成したが、選択酸化
による分離、さらには半導体素子の島構造化としてもよ
い。

とができる。

【図面の簡単な説明】

第１図は本発明半導体装置の第１実施例を示す斜視図、
第２図（ａ）乃至（紛は第１実施例の製造工程図、第３
図は第１実施例のゲート層の縦断面図、第４図（ａ）乃
至（ｅ）は第２実施例を示す製造工程図、第５図（ａ）
、　（ｂ）は第３実施例を示す製造工程図、第６図（ａ
）、　（ｂ）は第４実施例を示す断面図、第７図（ａ）
は従来の半導体装置の正面図、第７図（ｂ）は従来の半
導体装置の縦断面図である。 １２・・・絶縁体、１４・・・半導体層、１５・・・ゲ
ート絶縁膜。 〔発明の効果〕 本発明を採用することによって、半導体層に安定なチャ
ンネル領域のみを形成することができるので、常に安定
な特性を得ることのできるばかりでなく、高電圧が印加
された時の絶縁破壊等による素子の動作不良の起きない
半導体装置を得るこ代理人弁理士　　岡　部　　　隆 （ばか１名） ＣＤ） 第 図 （ａ） 日１ （ｂ） 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 　絶縁体上に形成された半導体層と、 この半導体層の前記絶縁体と対向する面に形成され前記
   半導体層の表面を絶縁するゲート絶縁膜と、 このゲート絶縁膜上に平板状に積層されるゲート電極と
   からなることを特徴とする半導体装置。