JPH0293968A - インタフェース装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、上位の装置につながる上位バスと下位の装置
につながる下位バスとの間に設けられるインタフェース
装置に関し、更に詳しくは、通常発生しにくいエラーな
どによる入出力（Ｉ　／Ｏ）トランザクションのステー
タスを、疑似的に発生する機能を持ったインタフェース
装置に関する。

（従来の技術） 上位バスと下位バスとの間に設けられるインタフェース
装置は、入出力の動作が完了した時点で、その完了を示
すトランザクションステータスをドライバ側に返送する
機能を持っている。この機能は、対象となるデバイスへ
の入出力が正常に終了したか、異常であったかをドライ
バに伝える役割を持っている。

デバイスへの入出力が異常である場合、その旨を示すト
ランザクションステータスを受けたドライバは、インタ
フェース装置を介して、エラー処理を実行することとな
る。

（発明が解決しようとする課題） この場合、従来のインタフェース装置においては、この
デパックのためのエラー処理を行う場合、インタフェー
ス装置でのファームウェアの動作を中断させ、デバッガ
−などを用意し、人為的に人手によってエラーコードを
返すという作業をしなくてはならない不具合があった。

本発明は、この様な課題に鑑みてなされたものであって
、簡単な構成で、ハードウェア要員の手助は無く、エラ
ー処理のバスを実時間で効率よく実行できるインタフェ
ース装置を実現することを目的とする。

（課題を解決するための手段） 第１図は、本発明の原理ブロック図である。

図において、１は上位の装置、２は上位の装置１につな
がる上位バス、３は下位の装置、４は下位の装置３につ
ながる下位バス、５は上位バスと下位バスとの間に設け
られる本発明が対象としているインタフェース装置であ
る。

このインタフェース装置５において、５１はドライバー
からのコマンドを受信して後続するＩ／Ｏトランザクシ
ョン用の疑似ステータスを生成する疑似ステータス生成
手段、５２はＩ／Ｏトランザクション完了時、そのＩ／
Ｏトランザクションの結果として疑似ステータス生成手
段５１で生成された疑似ステータスを前記ドライバーに
返信する疑似ステータス返信手段である。

（作用） ドライバーのデバッグなどにおいて、ドライバーによる
Ｉ／Ｏリクエストを受けると、疑似ステータス返信手段
５２は、疑似ステータス生成手段５１で生成された疑似
ステータスをドライバー側に返信する。これによって、
実際のＩ／Ｏ動作に近い形でのデパックを効率よく行う
ことを可能としている。

（実施例） 以下図面を用いて、本発明の実施例を詳細に説明する。

第２図は、本発明の一実施例を示す構成ブロック図であ
る。図において、第１図に対応するものには、同じ符号
を付して示す。上位バス２は、例えばチャンネルバス、
下位バス４は、各種のデバイスにつながるＩ／Ｏバス（
例えばＳＣ３Ｉ）となっている。

インタフェース装置５において、５５はチャンネルバス
２につながるチャンネル制御部、５６はＩ／Ｏバス４に
つながるバス制御部、６はマイクロプロセッサで、各制
御部５５．５６にアドレスバスＡｔ、Ａ２、制御線Ｂｌ
、Ｂ２及びデータバスＤＢを介して接続されている。

第３図は、マイクロプロセッサ６内の機能ブロック図で
ある。

６１はドライバ側から送られる各種のコマンドを受信す
るコマンド受信部、６２は受信したコマンドのステータ
スを解釈するステータス解釈部、６３はステータスの生
成を行うステータス生成部、６４は生成したステータス
を一時保持するステータス保持部、６５はダイレクト・
メモリ・アクセ、Ｚ、（ＤＭＡ）　処理部で、これらは
いずれもコマンド受信部６１に連絡している。

６６はＤＭＡ処理部６５によるＤＭＡが完了した後の処
理を行うＤＭＡ完了処理部、６７はステータス生成部６
３によるステータスが発生したかをフラグを参照して判
定するステータス発生フラグ判定部、６８は実ステータ
スの場合、そのステータスを読捨る実スデータス読捨部
である。

５１は疑似ステータス生成手段であり、５２はこの疑似
ステータスの返信手段である。

このように構成した装置の動作を説明すれば、以下の通
りである。

第４図及び第５図は、その動作の一例を示すフローチャ
ートである。

インタフェース装置５のファームウェアは、はじめにス
テータスコードをデータとしたリクエストをドライバー
より受ける。このリクエストを受けると、コマンド受信
部６１は、ステータスをステータス解釈部６２に送り、
ここでステータスを解釈する。そして、このステータス
がＩ／Ｏトランザクションのステータスである場合、ス
テータス生成部６３は、ファンクシジンコードと、ステ
ータスよりＩ／Ｏ完了ステータスコードを生成し、ステ
ータス保持部６４にてそのデータを保持する。

また、ステータスがＤＭＡ起動のステータスである場合
、ＤＭＡ処理部６５でＤＭＡ　　Ｉ／Ｏ処理が行われる
（第４図フローチャート参照）。

ＤＭＡ　　Ｉ／Ｏ処理が完了すると、ＤＭＡ完了処理部
６６は、ステータス発生フラグ判定部６７にて、ステー
タス発生フラグをチエツクし、それがオンである場合、
実スデータス読捨部６８でＤＭＡ　　Ｉ／Ｏステータス
を捨てる。次に、疑似ステータス生成部５１により、ス
テータス保持部６４で保持されているデータを、正規の
！／Ｏ完了ステータスコードとしてセットする（第５図
フローチャート参照）。

セットされたＩ／Ｏ完了ステータスコードは、疑似ステ
ータス返信手段５２によって、ドライバー側に返信され
る。

この様な動作により、発生させにくいＤＭＡｌ／Ｏのス
テータスエラーコードをインタフェース装置内で、Ｉ／
Ｏリクエストを受けて、制御可能の形で容易に発生させ
ることができる。

（発明の効果） 以上詳細に説明したように、本発明によれば、例えばド
ライバーのデパックのために、ハードウェア要員が特別
な装置を用意して手作業をする必要が無くなり、作業効
率を上げることができる。

また、ステータスコード生成のために、ファームウェア
の制御をとめる必要が無くなり、これにより、ドライバ
ーの設定しているＩ／Ｏ完了のタイムアウト監視時間を
デバッグ時に変える必要がない。また、Ｉ／Ｏトランザ
クションを人為的に止める必要もないので、より実際の
Ｉ／Ｏ動作に近い形でドライバーのデバッグができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の一
実施例を示す構成ブロック図、第３図はマイクロプロセ
ッサ内の機能ブロック図、第４図及び第５図はその動作
の一例を示すフローチャートである。 １・・・上位装置　　２・・・上位バス３・・・下位装
置　　４・・・下位バス５・・・インタフェース装置 ５１・・・疑似ステータス生成手段 ５２・・・疑似ステータス返信手段 第１図 第３図 第２図

Claims (1)

1. 【特許請求の範囲】 上位の装置につながる上位バスと下位の装置につながる
   下位バスとの間に設けられるインタフェース装置であっ
   て、 ドライバーからのコマンドを受信して後続するＩ／Ｏト
   ランザクション用の疑似ステータスを生成する疑似ステ
   ータス生成手段と、 Ｉ／Ｏトランザクション完了時、そのＩ／Ｏトランザク
   ションの結果として前記疑似ステータス生成手段で生成
   された疑似ステータスを前記ドライバーに返信する疑似
   ステータス返信手段とを設けたことを特徴とするインタ
   フェース装置。