JPH0293809A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH0293809A JPH0293809A JP24656788A JP24656788A JPH0293809A JP H0293809 A JPH0293809 A JP H0293809A JP 24656788 A JP24656788 A JP 24656788A JP 24656788 A JP24656788 A JP 24656788A JP H0293809 A JPH0293809 A JP H0293809A
- Authority
- JP
- Japan
- Prior art keywords
- current mirror
- current
- transistor
- mirror circuit
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000003503 early effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔本発明の産業上の利用分野〕
本発明は、半導体集積回路化に好適であって、多数の定
電流出力を得たい場合に適した改良された定電流回路に
関するものである。
電流出力を得たい場合に適した改良された定電流回路に
関するものである。
第４図は、従来の定電流回路の一例を示す回路図であり
、電流ミラー回路を形成するトランジスタＱ、、、Ｑ、
、と、それらのトランジスタに対応して電流ミラー回路
を形成するトランジスタＱ！１゜Ｑ２□が接続される。
、電流ミラー回路を形成するトランジスタＱ、、、Ｑ、
、と、それらのトランジスタに対応して電流ミラー回路
を形成するトランジスタＱ！１゜Ｑ２□が接続される。
トランジスタＱ□、Ｇｈｚのエミッタ面積比とトランジ
スタＱ！Ｉのエミッタに接続された抵抗Ｒ１によって定
電流■。ｕＴが設定されている。Ｓは、起動回路であっ
て、電流源４とスイッチ５から構成されている。スイッ
チ３を動作させることにより、電流ミラー回路を形成す
るトランジスタＱ２３乃至Ｑ２６から電流を引き込み、
１ランジスタＱ２４を介しトランジスタＱ２□に電流を
供給して定電流を設定し、トランジスタＱ！２゜ｑｚａ
とベースを共通とするＰＮＰ トランジスタＱ２Ｓ＋
Ｑｚｂから定電流■。Ｕ７を得ている。従来、多数の定
電流出力を得たい場合は、トランジスタＱ２、とベース
を共通とするＰＮＰ トランジスタを多数接続してこれ
らのＰＮＰ トランジスタから定電流を得ている。
スタＱ！Ｉのエミッタに接続された抵抗Ｒ１によって定
電流■。ｕＴが設定されている。Ｓは、起動回路であっ
て、電流源４とスイッチ５から構成されている。スイッ
チ３を動作させることにより、電流ミラー回路を形成す
るトランジスタＱ２３乃至Ｑ２６から電流を引き込み、
１ランジスタＱ２４を介しトランジスタＱ２□に電流を
供給して定電流を設定し、トランジスタＱ！２゜ｑｚａ
とベースを共通とするＰＮＰ トランジスタＱ２Ｓ＋
Ｑｚｂから定電流■。Ｕ７を得ている。従来、多数の定
電流出力を得たい場合は、トランジスタＱ２、とベース
を共通とするＰＮＰ トランジスタを多数接続してこれ
らのＰＮＰ トランジスタから定電流を得ている。
従来の定電流回路は、電源電圧ＶＣＣが変動してアーリ
ー効果を生じて定電流■。Ｕ７が電源電圧に影響を受け
る欠点がある。又、これらの出力トランジスタＱ、、、
Ｑｚｈは、ＰＮＰ トランジスタである為に電流増幅率
が小さく、出力トランジスタが多数接続されている場合
には、これらの出力トランジスタに供給されるベース電
流の影響でトランジスタＱ！３． Ｑ２４のミラー電
流１＋、Ｉｇに誤差が生じる為に所定の定電流！。、が
得られない欠点がある。
ー効果を生じて定電流■。Ｕ７が電源電圧に影響を受け
る欠点がある。又、これらの出力トランジスタＱ、、、
Ｑｚｈは、ＰＮＰ トランジスタである為に電流増幅率
が小さく、出力トランジスタが多数接続されている場合
には、これらの出力トランジスタに供給されるベース電
流の影響でトランジスタＱ！３． Ｑ２４のミラー電
流１＋、Ｉｇに誤差が生じる為に所定の定電流！。、が
得られない欠点がある。
従来の定電流回路は、トランジスタＱ！ＩＩ ｃｈ□の
コレクタ電流ｔ＋、ｔｚが等しいとき安定状態となり定
電流が出力されるが、出力段のＰＮＰ トランジスタを
多数接続されていると、ベース電流が無視できなくなる
。即ち、コレクタ電流１＋、Ｉｔの関係は、１．＝ＮＩ
お＋Ｉｚ （Ｎは出力段のＰＮＰトランジスタの個数
＋ Ｉｍはベース電流）で表される。出力段のＰＮＰ
トランジスタを多数接続した場合、Ｎ１ｍの値の為に
、第３図のＩ−Ｖ特性を示す図で示せば、７４点で電流
１１．Ｉｇが釣り合ってしまい、定電流としてＩａが出
力され所定の定電流が得られないこをになる。
コレクタ電流ｔ＋、ｔｚが等しいとき安定状態となり定
電流が出力されるが、出力段のＰＮＰ トランジスタを
多数接続されていると、ベース電流が無視できなくなる
。即ち、コレクタ電流１＋、Ｉｔの関係は、１．＝ＮＩ
お＋Ｉｚ （Ｎは出力段のＰＮＰトランジスタの個数
＋ Ｉｍはベース電流）で表される。出力段のＰＮＰ
トランジスタを多数接続した場合、Ｎ１ｍの値の為に
、第３図のＩ−Ｖ特性を示す図で示せば、７４点で電流
１１．Ｉｇが釣り合ってしまい、定電流としてＩａが出
力され所定の定電流が得られないこをになる。
本発明は、上述の如き課題を解決する為になされたもの
であって、その主な目的は、多数の定電流出力を導出し
得る定電流回路を提供するものである。
であって、その主な目的は、多数の定電流出力を導出し
得る定電流回路を提供するものである。
又、本発明の他の目的は、低電圧源であっても作動し、
電源電圧の変動によるアーリー効果の影響を受は難い定
電流回路を提供するものである。
電源電圧の変動によるアーリー効果の影響を受は難い定
電流回路を提供するものである。
本発明の定電流回路は、定電流を設定する第１の電流ミ
ラー回路を具え、該第１の電流ミラー回路の出力段に第
２の電流ミラー回路のバイアス段が接続され、該第２の
電流ミラー回路の出力段が第３の電流ミラー回路の出力
段に接続され、且つその接続点が第１と第２のＰＮＰ
トランジスタのベースに接続され、該第３の電流ミラー
回路のバイアス段が該第１のＰＮＰ ｌ−ランジスタの
コレクタに接続され、該第１の電流ミラー回路のバイア
ス段が該第２のＰＮＰ トランジスタのコレクタに接続
され、該第１と該第２のＰＮＰ ｌ−ランジスタとベー
スを共通とする該第３のＰＮＰ トランジスタから定電
流を得るものである。
ラー回路を具え、該第１の電流ミラー回路の出力段に第
２の電流ミラー回路のバイアス段が接続され、該第２の
電流ミラー回路の出力段が第３の電流ミラー回路の出力
段に接続され、且つその接続点が第１と第２のＰＮＰ
トランジスタのベースに接続され、該第３の電流ミラー
回路のバイアス段が該第１のＰＮＰ ｌ−ランジスタの
コレクタに接続され、該第１の電流ミラー回路のバイア
ス段が該第２のＰＮＰ トランジスタのコレクタに接続
され、該第１と該第２のＰＮＰ ｌ−ランジスタとベー
スを共通とする該第３のＰＮＰ トランジスタから定電
流を得るものである。
第１図、第２図は、本発明の定電流回路の実施例である
。
。
第１図に於いて、電流ミラー回路１がダイオード接続さ
れたトランジスタＱ、とそのトランジス夕とベースを共
通とするトランジスタＱ２から構成され、トランジスタ
Ｑ、のエミッタがエミッタ抵抗Ｒ，に接続され、その他
端が接地される。電流ミラー回路１の出力段のトランジ
スタＱ、のコレクタが電流ミラー回路２をなすトランジ
スタＱ、。
れたトランジスタＱ、とそのトランジス夕とベースを共
通とするトランジスタＱ２から構成され、トランジスタ
Ｑ、のエミッタがエミッタ抵抗Ｒ，に接続され、その他
端が接地される。電流ミラー回路１の出力段のトランジ
スタＱ、のコレクタが電流ミラー回路２をなすトランジ
スタＱ、。
Ｑ４のダイオード接続されたトランジスタＱ４のベース
・コレクタに接続され、出力段のトランジスタＱ３のコ
レクタが、ＰＮＰ ｌ−ランジスタＱ。
・コレクタに接続され、出力段のトランジスタＱ３のコ
レクタが、ＰＮＰ ｌ−ランジスタＱ。
乃至Ｑ１゜のベースに接続される。且つ、その接続点Ｐ
は、トランジスタＱ６のコレクタに接続される。トラン
ジスタＱ、は、ダイオード接続されたトランジスタＱ、
と共に電流ミラー回路３を形成している。トランジスタ
Ｑ３．Ｑ、乃至Ｑ？乃至ＱＩ。
は、トランジスタＱ６のコレクタに接続される。トラン
ジスタＱ、は、ダイオード接続されたトランジスタＱ、
と共に電流ミラー回路３を形成している。トランジスタ
Ｑ３．Ｑ、乃至Ｑ？乃至ＱＩ。
のエミッタが電源電圧源ＶＣＣに接続され、トランジス
タＱ、、Ｑ、、Ｑ６のエミッタが接地されている。
タＱ、、Ｑ、、Ｑ６のエミッタが接地されている。
Ｓは起動回路であって、電流源回路３とトランジスタ等
のスイッチ４から構成され、スイッチ４の他端がトラン
ジスタＱ、、Ｑ、の接続点に接続される。定電流出力■
。ｕＴは、ＰＮＰ トランジスタＱ９゜ＱＩＯから得ら
れる。第１図の実施例では、電流ミラー回路１をなすト
ランジスタＱ、、Ｑ２のエミッタ面積比がＮに設定され
、電流ミラー回路３をなすトランジスタＱ６．Ｑ、のエ
ミッタ面積比をＭに設定する。第１図の実施例では、エ
ミッタ面積比Ｍは、１である。
のスイッチ４から構成され、スイッチ４の他端がトラン
ジスタＱ、、Ｑ、の接続点に接続される。定電流出力■
。ｕＴは、ＰＮＰ トランジスタＱ９゜ＱＩＯから得ら
れる。第１図の実施例では、電流ミラー回路１をなすト
ランジスタＱ、、Ｑ２のエミッタ面積比がＮに設定され
、電流ミラー回路３をなすトランジスタＱ６．Ｑ、のエ
ミッタ面積比をＭに設定する。第１図の実施例では、エ
ミッタ面積比Ｍは、１である。
第２図は、本発明の定電流回路の他の実施例である。ダ
イオード接続されたトランジスタＱ、とそのトランジス
タＱ、のベースを共通接続とするトランジスタＱ２によ
り電流ミラー回路１が、形成されており、トランジスタ
ＱｔのコレクタがトランジスタＱ４のコレクタに接続さ
れる。トランジスタＱ４は、ダイオード接続されたトラ
ンジスタＱ３と共に電流ミラー回路２を形成する。電流
ミラー回路２のバイアス側のトランジスタＱ、は、トラ
ンジスタＱ６のコレクタに接続される。トランジスタＱ
５とＱ、は、電流ミラー回路３を形成している。ＰＮＰ
トランジスタＱ７のコレクタがトランジスタＱ、のベ
ース・コレクタに接続され、そのベースがトランジスタ
Ｑ！とＱ４の接続点Ｐに接続される。接続点Ｐには、Ｐ
ＮＰ トランジスタＱ８乃至Ｑ１゜のベースが接続され
る。ＰＮＰ トランジスタＱ８のコレクタは、ダイオー
ド接続されたトランジスタＱ、のベース・コレクタに接
続される。トランジスタＱｆｆ、Ｑ４及びＱ、乃至ＱＩ
０のエミッタが、電源電圧源ＶＣＣに接続され、トラン
ジスタＱ、、Ｑ、、Ｑ６及エミッタ抵抗Ｒ２の他端が接
地されている。定電流出力Ｉ０゜７は、ＰＮＰトランジ
スタＱ、、Ｑ、。から得られる。Ｓは、電流源４とトラ
ンジスタ等のスイッチ５から形成された起動回路であっ
て、第１図の実施例と同様な接続となっている。又、電
流ミラー回路１を形成するトランジスタＱ、とＱ２のエ
ミッタ面積比をＮに設定し、トランジスタＱ、とＱ６の
エミッタ面積比をＭに設定し、電流ミラー回路２を介し
て供給される電流値を小さく設定できる。第２図の実施
例は、エミッタ面積比Ｍが１となっている。
イオード接続されたトランジスタＱ、とそのトランジス
タＱ、のベースを共通接続とするトランジスタＱ２によ
り電流ミラー回路１が、形成されており、トランジスタ
ＱｔのコレクタがトランジスタＱ４のコレクタに接続さ
れる。トランジスタＱ４は、ダイオード接続されたトラ
ンジスタＱ３と共に電流ミラー回路２を形成する。電流
ミラー回路２のバイアス側のトランジスタＱ、は、トラ
ンジスタＱ６のコレクタに接続される。トランジスタＱ
５とＱ、は、電流ミラー回路３を形成している。ＰＮＰ
トランジスタＱ７のコレクタがトランジスタＱ、のベ
ース・コレクタに接続され、そのベースがトランジスタ
Ｑ！とＱ４の接続点Ｐに接続される。接続点Ｐには、Ｐ
ＮＰ トランジスタＱ８乃至Ｑ１゜のベースが接続され
る。ＰＮＰ トランジスタＱ８のコレクタは、ダイオー
ド接続されたトランジスタＱ、のベース・コレクタに接
続される。トランジスタＱｆｆ、Ｑ４及びＱ、乃至ＱＩ
０のエミッタが、電源電圧源ＶＣＣに接続され、トラン
ジスタＱ、、Ｑ、、Ｑ６及エミッタ抵抗Ｒ２の他端が接
地されている。定電流出力Ｉ０゜７は、ＰＮＰトランジ
スタＱ、、Ｑ、。から得られる。Ｓは、電流源４とトラ
ンジスタ等のスイッチ５から形成された起動回路であっ
て、第１図の実施例と同様な接続となっている。又、電
流ミラー回路１を形成するトランジスタＱ、とＱ２のエ
ミッタ面積比をＮに設定し、トランジスタＱ、とＱ６の
エミッタ面積比をＭに設定し、電流ミラー回路２を介し
て供給される電流値を小さく設定できる。第２図の実施
例は、エミッタ面積比Ｍが１となっている。
本発明の定電流回路について第１図に基づいて説明する
。
。
先ず、本発明の定電流回路が、定電流を導出し得る点に
ついて第１図に基づき説明する。
ついて第１図に基づき説明する。
トランジスタＱｌ、Ｑ、に流れる夫々の電流を１１とＴ
２とし、電流ミラー回路１のエミッタ面積比をＮとする
と、次式のように表される。
２とし、電流ミラー回路１のエミッタ面積比をＮとする
と、次式のように表される。
Ｉ Ｉ＃Ｔ ｓ Ｎｅｘｐ ＶＢＥＩ ／ ＶＴ ・−
−−−−−−−−−（１）Ｉ ｚ ’ｑ Ｉ ｓ ｅｘ
ｐ Ｖｍｉｚ ／ Ｖｔ −−−−−−−−−−−・
−−ｆ２）ΔＶＶＩＥＩ Ｒ＋ ＝Ｖｍｔｚ Ｖ。
−−−−−−−−−（１）Ｉ ｚ ’ｑ Ｉ ｓ ｅｘ
ｐ Ｖｍｉｚ ／ Ｖｔ −−−−−−−−−−−・
−−ｆ２）ΔＶＶＩＥＩ Ｒ＋ ＝Ｖｍｔｚ Ｖ。
１・・−・−・−（３）（但し、■、は逆飽和電流、■
アは熱電圧、ＶＩＥＩ ｒ ”１１１２はトランジス
タＱ Ｉ、 Ｑ ｔのベース・エミッタ間電圧、Δ■は
、トランジスタＱ、、Ｑ２のベース・エミッタ間電圧の
電位差＋Ｒ１はエミッタ抵抗 ） ＰＮＰ トランジスタＱ’ｒ 、 Ｑｓは、ベースが
共通接続されており、共通のバイアス電流が夫々ベース
から供給されるので、これらのＰＮＰ トランジスタか
ら等しい電流が流れる。従って、トランジスタＱ７から
流れる電流Ｉ４は、トランジスタＱ８から流れ込む電流
Ｉ、に等しい。又、電流Ｉ４は、トランジスタＱｓ、Ｑ
、から構成された電流ミラー回路に供給されており、そ
のミラー電流■。
アは熱電圧、ＶＩＥＩ ｒ ”１１１２はトランジス
タＱ Ｉ、 Ｑ ｔのベース・エミッタ間電圧、Δ■は
、トランジスタＱ、、Ｑ２のベース・エミッタ間電圧の
電位差＋Ｒ１はエミッタ抵抗 ） ＰＮＰ トランジスタＱ’ｒ 、 Ｑｓは、ベースが
共通接続されており、共通のバイアス電流が夫々ベース
から供給されるので、これらのＰＮＰ トランジスタか
ら等しい電流が流れる。従って、トランジスタＱ７から
流れる電流Ｉ４は、トランジスタＱ８から流れ込む電流
Ｉ、に等しい。又、電流Ｉ４は、トランジスタＱｓ、Ｑ
、から構成された電流ミラー回路に供給されており、そ
のミラー電流■。
は、電流Ｉｆに等しくなる（■。＝Ｉ、）。一方、電流
ミラー回路１のミラー電流Ｉ２は、トランジスタＱｊ、
Ｑ、からなる電流ミラー回路から引き込まれており、電
流ミラー回路２のトランジスタＱ３を介して出力される
ミラー電流■、は、電流■２に等しい（Ｉｉ＝１り。従
って、電流！。と電流！、が等しい（１，＝１゜）の関
係にあるとき、言い換えると、 電流Ｉｔ と■２とが
、等しい（ＩＩ＝Ｉ２）の関係が成り立つとき、定電流
出力■。１が得られることになる。
ミラー回路１のミラー電流Ｉ２は、トランジスタＱｊ、
Ｑ、からなる電流ミラー回路から引き込まれており、電
流ミラー回路２のトランジスタＱ３を介して出力される
ミラー電流■、は、電流■２に等しい（Ｉｉ＝１り。従
って、電流！。と電流！、が等しい（１，＝１゜）の関
係にあるとき、言い換えると、 電流Ｉｔ と■２とが
、等しい（ＩＩ＝Ｉ２）の関係が成り立つとき、定電流
出力■。１が得られることになる。
第３図のＩ−Ｖ特性を示す図を用いて説明すると、例え
ば、電流ｒ＋、■ｚが、Ｉ＋ ＞Ｉｔ、（Ｉ。
ば、電流ｒ＋、■ｚが、Ｉ＋ ＞Ｉｔ、（Ｉ。
〉■、）の関係にあるとき、第３図に示すと、トランジ
スタＱ、、Ｑ、のベースと接地間の電圧が、第３図のｖ
Ｉ点の位置にあるとすれば、トランジ久りＱ、乃至Ｑ、
。からベース電流を引き込み電位■。に等しくなろうと
する。トランジスタＱ、のベース・エミッタ間電圧とエ
ミッタ抵抗Ｒ，の端子間電圧が上昇し、トランジスタＱ
２のベース・エミッタ間電圧も上昇してｖｏの電位にな
る方向に作用して電流■。＋１３が等しくなる方向に作
用する。即ち、電流１．、Ｌは、等しくなる。
スタＱ、、Ｑ、のベースと接地間の電圧が、第３図のｖ
Ｉ点の位置にあるとすれば、トランジ久りＱ、乃至Ｑ、
。からベース電流を引き込み電位■。に等しくなろうと
する。トランジスタＱ、のベース・エミッタ間電圧とエ
ミッタ抵抗Ｒ，の端子間電圧が上昇し、トランジスタＱ
２のベース・エミッタ間電圧も上昇してｖｏの電位にな
る方向に作用して電流■。＋１３が等しくなる方向に作
用する。即ち、電流１．、Ｌは、等しくなる。
次に、電流１．、Ｘ、が、Ｉ−１＜ １２ 、 （ｔ
ｏ ＜１３）の関係にあるとき、即ち、トランジスタＱ
、。
ｏ ＜１３）の関係にあるとき、即ち、トランジスタＱ
、。
Ｑ２のベースと接地間の電圧が、第３図の■２点にある
とき、トランジスタＱ３から出力される電流■、の余剰
電流が、トランジスタＱ７乃至ＱＩＯのベースに供給さ
れ、トランジスタＱ、乃至Ｑ１゜に負帰還が掛かる。従
って、電流Ｉ、、ｒ２ （１゜。
とき、トランジスタＱ３から出力される電流■、の余剰
電流が、トランジスタＱ７乃至ＱＩＯのベースに供給さ
れ、トランジスタＱ、乃至Ｑ１゜に負帰還が掛かる。従
って、電流Ｉ、、ｒ２ （１゜。
＋３）が等しくなるように帰還が掛かって安定状態とな
り、ＰＮＰ トランジスタＱ９．ＱＩＧから定電流■。
り、ＰＮＰ トランジスタＱ９．ＱＩＧから定電流■。
１アが得られる。
１、＝■、の関係が成り立つとき、トランジスタＱ、、
Ｑ、のベース・エミッタ間電圧の電位差ΔＶは、（１）
（２） （３）式より次式のように表される。
Ｑ、のベース・エミッタ間電圧の電位差ΔＶは、（１）
（２） （３）式より次式のように表される。
ΔＶ ＝ Ｖ 、 １ ｎ Ｎ −−−−−
−−−−−−−−（４１従って、電流１．、Ｉｇの関係
は、次式のように表される。
−−−−−−−−（４１従って、電流１．、Ｉｇの関係
は、次式のように表される。
（５）式からＩ、、即ち、ｆｏｕｒが定電流であること
が判る。
が判る。
一方、電流ミラー回路３のトランジスタＱ、、Ｑ。
のエミッタ面積比をＭとすると、これらの電流Ｉｏ乃至
Ｉ４は、 ■。ζＭ１．＝ＭＩ、 −・−・・−・−・・（
６）＋３ ＃ｔｚ −−−−−一・
−・−（７）の関係が成り立つ。因に、第１図の実施例
では、Ｍはｌである。
Ｉ４は、 ■。ζＭ１．＝ＭＩ、 −・−・・−・−・・（
６）＋３ ＃ｔｚ −−−−−一・
−・−（７）の関係が成り立つ。因に、第１図の実施例
では、Ｍはｌである。
依って、電流Ｉ２は、（１） （２１式から次式のよう
に表される。
に表される。
ｌ ｓ ｅＸｐ ｖｌｏ ／ ＶＴ
−ＭＮ Ｉ ｓ ｅｘｐ ＶＩＥＩ ／ Ｖｔ
・−（８１ｅＸＰ Ｖａｔｓ ／ Ｖｙ ＝ Ｍ
Ｎ ｅｘｐＶ、ｔＩ／ Ｖ７ｅＸＰ （Ｖｍｔｚ −
ＶＩＥＩ ）、／ＶＴ ＝ＭＮΔＶ ＝ Ｖ ｔ （
１ｎ Ｍ Ｎ ） −−−−−＝−−−−−−−（
９１（３）式に（９）式を代入すると、以下のような結
果が得られる。
・−（８１ｅＸＰ Ｖａｔｓ ／ Ｖｙ ＝ Ｍ
Ｎ ｅｘｐＶ、ｔＩ／ Ｖ７ｅＸＰ （Ｖｍｔｚ −
ＶＩＥＩ ）、／ＶＴ ＝ＭＮΔＶ ＝ Ｖ ｔ （
１ｎ Ｍ Ｎ ） −−−−−＝−−−−−−−（
９１（３）式に（９）式を代入すると、以下のような結
果が得られる。
Ｉ １＝Ｖｙ ／Ｒｔ （１ｎＭＮ） −Ｑ
［Ｉ第１図の実施例の定電流回路は、上記の右辺から定
電流■１が出力される。従って、定電流出力ｔｏｕｙが
トランジスタＱ ’ｒ 、 Ｑ ａとベースを共通とす
るＰＮＰ ｌ−ランジスタＱａ 、Ｑ＋。から出力され
る。又、（９）式から明らかなように、定電流出力Ｉ。
［Ｉ第１図の実施例の定電流回路は、上記の右辺から定
電流■１が出力される。従って、定電流出力ｔｏｕｙが
トランジスタＱ ’ｒ 、 Ｑ ａとベースを共通とす
るＰＮＰ ｌ−ランジスタＱａ 、Ｑ＋。から出力され
る。又、（９）式から明らかなように、定電流出力Ｉ。
ｕ７は、エミッタ面積比Ｎ、Ｍによって電流値が制御で
きる。第１図及び第２図の実施例では、電流ミラー回路
３のトランジスタのエミッタ面積比Ｍが１の場合の例で
あるが、エミッタ面積比ＮＭを所定の値に設定すること
により、第１図の実施例と比較して消費電流を低減でき
る。
きる。第１図及び第２図の実施例では、電流ミラー回路
３のトランジスタのエミッタ面積比Ｍが１の場合の例で
あるが、エミッタ面積比ＮＭを所定の値に設定すること
により、第１図の実施例と比較して消費電流を低減でき
る。
即ち、エミッタ面積比Ｎ、Ｍを所定の値に設定すると、
（５） （９）式より、ＭＮ＝Ｎ、 （Ｍ、Ｎは電流
ミラー回路１．３のエミッタ面積比、Ｎ１は第１図の実
施例のエミッタ面積比）の関係となっており、電流ミラ
ー回路１，３のエミッタ面積比Ｍ。
（５） （９）式より、ＭＮ＝Ｎ、 （Ｍ、Ｎは電流
ミラー回路１．３のエミッタ面積比、Ｎ１は第１図の実
施例のエミッタ面積比）の関係となっており、電流ミラ
ー回路１，３のエミッタ面積比Ｍ。
Ｎを調整することで、第１図の実施例と比較して定電流
回路の素子面積を低減できることが理解できる。
回路の素子面積を低減できることが理解できる。
尚、第２図の定電流回路の動作は、第１図と略同等であ
るので、説明は省略する。
るので、説明は省略する。
本発明の定電流回路は、良好な定電流特性を維持しなが
ら多数の定電流出力を得ることが可能である。而も、Ｉ
Ｖ程度の低い電源電圧で安定した定電流を供給し得る特
徴を有する。定電流出力の変動に応じて出力段のＰＮＰ
トランジスタのペース電流を制御しているので、アー
リー効果の影響を低減できると共に、出力段のＰＮＰ
トランジスタを多く付加したとしても安定した定電流出
力を得ることが可能となり、極めて効果的なものである
。
ら多数の定電流出力を得ることが可能である。而も、Ｉ
Ｖ程度の低い電源電圧で安定した定電流を供給し得る特
徴を有する。定電流出力の変動に応じて出力段のＰＮＰ
トランジスタのペース電流を制御しているので、アー
リー効果の影響を低減できると共に、出力段のＰＮＰ
トランジスタを多く付加したとしても安定した定電流出
力を得ることが可能となり、極めて効果的なものである
。
第１図は、本発明の定電流回路の実施例を示す回路図、
第２図は、本発明の定電流回路の他の実施例を示す回路
図、第３図は、本発明の定電流回路の動作を説明する為
の図、第４図は、従来の定電流回路を示す回路図である
。
第２図は、本発明の定電流回路の他の実施例を示す回路
図、第３図は、本発明の定電流回路の動作を説明する為
の図、第４図は、従来の定電流回路を示す回路図である
。
Claims (4)
- （１）一方のトランジスタにエミッタ抵抗を具えた第１
の電流ミラー回路、該第１の電流ミラー回路の出力段が
第２の電流ミラー回路のバイアス段に接続され、該第２
の電流ミラー回路の出力段が第３の電流ミラー回路の出
力段に接続され、該第３の電流ミラー回路のバイアス段
が第１のＰＮＰトランジスタのコレクタに接続され、該
第１の電流ミラー回路のバイアス段が第２のＰＮＰトラ
ンジスタのコレクタに接続され、該第１と該第２のＰＮ
Ｐトランジスタのベースが共通接続されて該第２と該第
３の電流ミラー回路の出力段に接続され、該第１と該第
２のＰＮＰトランジスタとベースを共通とする少なくと
も第３のＰＮＰトランジスタが接続され、該第３のＰＮ
Ｐトランジスタから定電流を得ることを特徴とする定電
流回路。 - （２）前記第１の電流ミラー回路を形成するトランジス
タのエミッタ面積を所定の面積比に設定し、且つ第３の
電流ミラー回路を形成するトランジスタのエミッタ面積
比を所定の値に設定したことを特徴とする特許請求の範
囲第１項記載の定電流回路。 - （３）一方のトランジスタにエミッタ抵抗を具えた第１
の電流ミラー回路、該第１の電流ミラー回路の出力段が
第２の電流ミラー回路の出力段に接続され、該第２の電
流ミラー回路のバイアス段が第３の電流ミラー回路の出
力段に接続され、該第３の電流ミラー回路のバイアス段
が第１のＰＮＰトランジスタのコレクタに接続され、該
第１の電流ミラー回路のバイアス段が第２のＰＮＰトラ
ンジスタのコレクタに接続され、該第１と該第２のＰＮ
Ｐトランジスタのベースが共通接続されて該第１と該第
２の電流ミラー回路の出力段に接続され、該第１と該第
２のＰＮＰトランジスタとベースを共通とする少なくと
も第３のＰＮＰトランジスタが接続され、該第３のＰＮ
Ｐトランジスタから定電流を得ることを特徴とする定電
流回路。 - （４）前記第１の電流ミラー回路を形成するトランジス
タのエミッタ面積を所定の面積比に設定し、且つ第２の
電流ミラー回路を形成するトランジスタのエミッタ面積
比を所定の値に設定したことを特徴とする特許請求の範
囲第３項記載の定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24656788A JPH0623940B2 (ja) | 1988-09-30 | 1988-09-30 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24656788A JPH0623940B2 (ja) | 1988-09-30 | 1988-09-30 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0293809A true JPH0293809A (ja) | 1990-04-04 |
| JPH0623940B2 JPH0623940B2 (ja) | 1994-03-30 |
Family
ID=17150335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24656788A Expired - Lifetime JPH0623940B2 (ja) | 1988-09-30 | 1988-09-30 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0623940B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012194733A (ja) * | 2011-03-16 | 2012-10-11 | Fujitsu Semiconductor Ltd | カレントミラー回路及びそれを有する増幅回路 |
-
1988
- 1988-09-30 JP JP24656788A patent/JPH0623940B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012194733A (ja) * | 2011-03-16 | 2012-10-11 | Fujitsu Semiconductor Ltd | カレントミラー回路及びそれを有する増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0623940B2 (ja) | 1994-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63136712A (ja) | 差動比較回路 | |
| US6054897A (en) | Differential amplifier constituted of bipolar transistors | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JPH0293809A (ja) | 定電流回路 | |
| JPH02191012A (ja) | 電圧発生回路 | |
| JPH03203410A (ja) | レベル変換回路 | |
| JPH03214808A (ja) | 電圧比較回路 | |
| JPH0653756A (ja) | カレントミラー回路 | |
| US5365198A (en) | Wideband amplifier circuit using npn transistors | |
| JPS6021609A (ja) | 差動増幅回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| US3990017A (en) | Current amplifier | |
| JPS63243729A (ja) | 温度検出回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH0326670Y2 (ja) | ||
| JPH0575121B2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH0115224Y2 (ja) | ||
| JPH03744Y2 (ja) | ||
| JPS62234406A (ja) | 電力増幅回路 | |
| JPS59119910A (ja) | レベルシフト回路付増幅器 | |
| JPS59104817A (ja) | ヒステリシスコンパレ−タ | |
| JPH0498683A (ja) | 差動増幅回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH03147414A (ja) | 増幅回路 |