JPH0287561A - リード成形金型 - Google Patents

リード成形金型

Info

Publication number
JPH0287561A
JPH0287561A JP23875988A JP23875988A JPH0287561A JP H0287561 A JPH0287561 A JP H0287561A JP 23875988 A JP23875988 A JP 23875988A JP 23875988 A JP23875988 A JP 23875988A JP H0287561 A JPH0287561 A JP H0287561A
Authority
JP
Japan
Prior art keywords
lead
molding
molding die
die
punch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23875988A
Other languages
English (en)
Inventor
Kenji Kitano
北野 憲治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP23875988A priority Critical patent/JPH0287561A/ja
Publication of JPH0287561A publication Critical patent/JPH0287561A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体パッケージにおけるリード成形時に用
いられるリード成形金型に適用して有効な技術に関する
〔従来の技術〕
半導体パッケージのリード形状について記載されている
例としては、日経BP社、昭和63年8月1日発行、「
日経マイクロデバイス」P36〜P46がある。
上記文献においては、そのP37において、ガルウィン
グ状に成形されたリードを備えた半導体パッケージ(Q
FP)が写真とともに説明されている。
このような面付実装形の半導体パッケージにふいては、
リード成形において僅かなばらつきが生じても直接実装
不良に結び付くため、高いリード成形精度が要求されて
いる。
このようなリード成形方法を、フラットパッケ−ジ構造
の半導体パッケージのリード成形を例に説明すると、ま
ずパッケージ本体の側面より直線状に延設された状態の
リードを成形ダイ (下型)上に載置し、この成形ダイ
に向かって成形パンチ(上型)を加圧下降させてリード
を加圧成形する方法が一般的である。
〔発明が解決しようとする課題〕
ところが、上記加圧成形を繰り返していくうちに、パッ
ケージ本体を構成するレジンの一部、あるいはリードの
金属片等が異物としてリード上、あるいは成形ダイ上、
成形パンチ面等に被着した状態となる場合が多い。この
ように、成形ダイ、リードまたは成形パンチ面に異物が
被着されたままの状態で上記加圧成形を実施した場合、
異物の被着されたリードのみ他のリードと不揃いの状態
で成形されたり、あるいはリード表面を損傷してしまい
、実装時におけるリード浮きの要因となり、実装不良に
直接結びつくことが本発明者によって見い出された。
本発明は、上記課題に着目してなされたものであり、そ
の目的は、成形前における成形ダイ、リードおよび成形
パンチ面のレジン屑等の異物を除去し、信頼性の高いリ
ード成形を実現できる技術を提供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、概ね次のとおりである。
すなわち、成形ダイ面とパンチ加圧面との間の半導体パ
ッケージのリードが配置される空間を強制排気する吸引
路を設けた構造としたものである。
〔作用〕
上記した手段によれば、上記空間内のレジン、腎、金属
片等の異物が効果的に除去されるため、これら異物が原
因となる半導体パッケージのリード成形不良およびリー
ドの損傷が防止可能となる。
〔実施例〕
第1図(a)およびら)は本発明の一実施例であるリー
ド成形金型によるリード成形工程を示す断面図、第2図
は本実施例に提供されるリード成形前の半導体パッケー
ジを示す全体断面図、第3図は本実施例によりリード成
形された後の状態の半導体パッケージを示す全体断面図
である。
本実施例のリード成形金型1は、QFP形の半導体パッ
ケージ2におけるリード成形を行うためのものであり、
半導体パッケージ2の載置される成形ダイ4を有してい
る。
上記成形ダイ4は、半導体パッケージ2のパッケージ本
体5が収容されるキャビティ6と、パッケージ本体5の
側面から突出されたり−ド7を支持するリード支持突起
8aと、パンチ受は面10とで構成されている。このよ
うな成形ダイ4は、鋼鉄等の硬度の高い金属材料で形成
されている。
第1図において、上記キャビティ6の上方には昇降可能
なリード押え11が配置されており、該リード押え11
のリード支持突起8bと、上記成形ダイ4のリード支持
突起8aとでリード7がその根元部分において固定され
る構造となっている。
同図において、パンチ受は面10の上方には昇降可能な
成形パンチ12が配置されており、該成形パンチ12の
底面はパンチ加圧面13として構成されている。
上記成形ダイ4の側方には切断金型14が配置されてお
り、この切断金型14と上記成形ダイ4との間で形成さ
れた空間は吸引路15として構成され、該吸引路15は
図示されない真空吸引源に連通されている。
次に、本実施例に提供される半導体パッケージ2につい
て簡単に説明する。
本実施例に提供される半導体パッケージ2は、パッケー
ジ本体5をレジン(合成樹脂)で構成したいわゆる樹脂
モールド形の半導体パッケージ2であり、そのパッケー
ジ形式は第3図に示すように、リード7がガルウィング
状に成形されたフラットパッケージ構造(QFP)のも
のであるが、本実施例ではリード成形前の状態、すなわ
ち第2図に示す状態で成形ダイ4上に提供される。
上記半導体パッケージ2は、42アロイ、コバール等の
板状の導電性金属を所定形状にエツチングあるいはプレ
ス加工したリードフレーム16を有しており、その中央
にはタブ17が形成され、該タブ17の周囲には、該タ
ブ17と非接触の状態でリード7が延設されている。リ
ード7はパッケージ本体5内に埋設されるインナーリー
ド7aと、パッケージ本体5の側面より外方に延設され
たアウターリード7bとからなり、第2図に示す状態に
おいては、各リード7はその周囲のフレーム枠16aに
より互いに連結された状態となっている。上記タブ17
上には銀ペーストなどの接合材18により半導体ペレッ
ト20がその回路形成面を同図において上面にした状態
で装着されている。上記半導体ペレット20は、単結晶
引き上げ法等を通じて得られたンリコン(Si)の円柱
状のインゴットを幅方向にスライスして得られた半導体
ウェハ上にフォトリングラフィ技術によって各種の特性
層を形成し、さらにこれを四角形状に分断して得られた
ものである。
上記半導体ペレット20の表面にはアルミニウム(ΔI
l)からなるポンディングパッド21が形成され、該ポ
ンディングパッド21と上記インナーリード7aとは金
(Au)、銅(Cu)あるいはアルミニウム(Aβ)か
らなる導電性のワイヤ22によって結線されている。こ
のようなワイヤ22による結線は公知のワイヤボンディ
ング技術によって可能である。このように半導体ペレッ
ト20およびワイヤ22の装着されたリードフレーム1
6に対して、モールド金型を用いた樹脂モールド法によ
ってパッケージ本体5が構成されている。なお、ワイヤ
22としては上記導電性のワイヤ22の周囲に絶縁性の
樹脂を被着した、いわゆる被覆ワイヤを用いてもよい。
以上の工程を経て、第2図に示す状態とされた半導体パ
ッケージ2は、成形ダイ4上に載置されると、まずリー
ド押え11が下降してそのリード支持突起8bと成形ダ
イ4のリード支持突起8aとの間にリード7 (アウタ
ーリード7b)を挟持した状態で固定する。この状態で
吸引路15を通じて真空吸引が開始されると、成形ダイ
4、IJ−ドアあるいはパンチ加圧面13に付着された
レジン屑等の異物23が上記吸引路15を通じて強制除
去される(第1図(a))。
次に、成形バンチ12が下降して、リード7を下方に押
し下げる。さらに成形パンチ12が下降されると、リー
ド7は上記成形バンチ12のパンチ加圧面13によって
同図下方に押し下げられ、最終的に成形ダイ4のパンチ
受は面IOとの間にリード7を挟持した状態で成形バン
チ12の下降が停止される。この状態で引き続いて切断
金型14が下降し、リード7を連結しているフレーム枠
部分を切断除去する。この間、吸引路15における真空
吸引は継続されており、当該リード成形工程で発生した
金属片等の異物23も上記吸引路15を通じて除去され
る(第1図う))。
次に、切断金型14、成形バンチ12およびリード押え
11の順で各部が上昇されると、半導体パッケージ2は
固定を解除され、リード成形金型l外に取り出される。
このようにして取り出された状態の半導体パッケージ2
を示したものが第3図であり、同図では、パッケージ本
体5の側面から突出されたり−ド7 (アウターリード
7b)がガルウィング状に成形されるとともに、フレー
ム枠16aが切除され、各リード7が電気的に独立状態
となっている。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、吸引路15は成形ダイ4と切断金型14との
間の空間を利用した場合で説明したが、これに限らず、
成形ダイ4自体に真空吸引孔を穿設し、これを成形ダイ
4のパンチ受は面10で開口させた構造としてもよい。
以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆるQFP形のパッケージ
構造におけるリード成形に適用した場合について説明し
たが、これに限定されるものではなく、たとえばDIP
、PLCC,SOJ等のリード成形にも適用可能である
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、成形ダイ面とパンチ加圧面との間のリードが
配置される空間を強制排気する吸引路を設けることによ
って、上記空間内のレジン屑、金属片等の異物が効果的
に除去されるため、これら異物が原因となる半導体パッ
ケージのリード成形不良が防止可能となる。
【図面の簡単な説明】
第1図(a)および(b)は本発明の一実施例であるリ
ード成形金型によるリード成形工程を示す断面図、第2
図は上記実施例に提供されるリード成形前の状態の半導
体パッケージを示す全体断面図、第3図は上記実施例に
よりリード成形された後の状態の半導体パッケージを示
す全体断面図である。 1・・・リード成形金型、2・・・半導体パッケージ、
4・・・成形ダイ、5・・・パッケージ本体、6・・・
キャビティ、7・・・リード、7a・・・インナーリー
ド、7b・・・アウターリード、3a、3b・・・リー
ド支持突起、10・・・パンチ受は面、11・・・リー
ド押え、12・・・成形パンチ、13・・・パンチ加圧
面、14・・・切断金型、15・・・吸引路、16・・
・リードフレーム、16a・・・フレーム枠、17・・
・タブ、18・・・接合材、20・・・半導体ペレット
、21・・・ポンディングパッド、22・・・ワイヤ、
23・・・異物。 第1図 (a) 第1図 (b)

Claims (1)

  1. 【特許請求の範囲】 1、下型としての成形ダイ上に配置された半導体装置の
    リードに対して上型としての成形パンチを加圧下降させ
    ることによって、リードの成形を行うリード成形金型で
    あって、成形ダイ面とパンチ加圧面との間のリードが配
    置される空間を強制排気する吸引路を有することを特徴
    とするリード成形金型。 2、上記下型および上型とともに成形ダイ上より側方に
    突出された半導体パッケージのリードの先端を切断する
    切断ダイを備えており、上記吸引路は切断ダイと上記成
    形ダイとのダイ面間に形成されていることを特徴とする
    請求項1記載のリード成形金型。 3、上記成形ダイは半導体パッケージのパッケージ本体
    の側面より突出されたリードを面付実装用のガルウィン
    グ状に成形するものであることを特徴とする請求項1記
    載のリード成形金型。
JP23875988A 1988-09-26 1988-09-26 リード成形金型 Pending JPH0287561A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23875988A JPH0287561A (ja) 1988-09-26 1988-09-26 リード成形金型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23875988A JPH0287561A (ja) 1988-09-26 1988-09-26 リード成形金型

Publications (1)

Publication Number Publication Date
JPH0287561A true JPH0287561A (ja) 1990-03-28

Family

ID=17034843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23875988A Pending JPH0287561A (ja) 1988-09-26 1988-09-26 リード成形金型

Country Status (1)

Country Link
JP (1) JPH0287561A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222908A (ja) * 2001-01-29 2002-08-09 Nec Yamagata Ltd リード切断金型
US8196445B2 (en) 2007-10-03 2012-06-12 Renesas Electronics Corporation Lead forming apparatus and method of fabricating semiconductor device
JP2017152545A (ja) * 2016-02-24 2017-08-31 パナソニックIpマネジメント株式会社 コンデンサ製造方法および異物除去装置
CN110465587A (zh) * 2019-08-21 2019-11-19 四川金湾电子有限责任公司 一种功率器件双条冲压模具排样方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222908A (ja) * 2001-01-29 2002-08-09 Nec Yamagata Ltd リード切断金型
US8196445B2 (en) 2007-10-03 2012-06-12 Renesas Electronics Corporation Lead forming apparatus and method of fabricating semiconductor device
JP2017152545A (ja) * 2016-02-24 2017-08-31 パナソニックIpマネジメント株式会社 コンデンサ製造方法および異物除去装置
CN110465587A (zh) * 2019-08-21 2019-11-19 四川金湾电子有限责任公司 一种功率器件双条冲压模具排样方法
CN110465587B (zh) * 2019-08-21 2020-10-30 四川金湾电子有限责任公司 一种功率器件双条冲压模具排样方法

Similar Documents

Publication Publication Date Title
US6777265B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7622332B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
KR100789348B1 (ko) 부분적으로 패터닝된 리드 프레임 및 이를 제조하는 방법및 반도체 패키징에서 이를 이용하는 방법
JPH08255860A (ja) リードフレームおよびリードフレームを形成する方法
JP2002076040A (ja) 半導体装置及びその製造方法
JP2001244292A5 (ja) 半導体装置の製造方法
JP2515415B2 (ja) 半導体素子の外部リ―ドの成型方法
JPH0287561A (ja) リード成形金型
US6724075B2 (en) Semiconductor chip package and manufacturing method thereof
US5952711A (en) Lead finger immobilization apparatus
JP2005209805A (ja) 半導体装置およびその製造方法
JPH0735403Y2 (ja) リードフレーム
JP2003188332A (ja) 半導体装置およびその製造方法
JP4569048B2 (ja) 面実装型半導体パッケージおよびその製造方法
JPH0294463A (ja) 半導体装置
JP2000150761A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0997866A (ja) リード成形方法及びリード成形用金型
JP3076948B2 (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JPH05326812A (ja) 半導体装置用リードフレーム、ワイヤボンディング装置及びこれらを用いた半導体チップのワイヤボンディング方法
JPH05326576A (ja) ダイボンディング装置
JPH05145001A (ja) リードフレームとそれを用いた半導体装置の製造方法
JPH05299568A (ja) 半導体装置の製造方法及び半導体装置
JP2000208688A (ja) 半導体装置の製造方法
EP0776039A2 (en) Improvements in or relating to semiconductor packages