JPH0282641A - セラミック多層基板 - Google Patents

セラミック多層基板

Info

Publication number
JPH0282641A
JPH0282641A JP23360688A JP23360688A JPH0282641A JP H0282641 A JPH0282641 A JP H0282641A JP 23360688 A JP23360688 A JP 23360688A JP 23360688 A JP23360688 A JP 23360688A JP H0282641 A JPH0282641 A JP H0282641A
Authority
JP
Japan
Prior art keywords
conductive paths
conductive
molded form
multilayer substrate
ceramic multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23360688A
Other languages
English (en)
Inventor
Tomokazu Yamaguchi
朋一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP23360688A priority Critical patent/JPH0282641A/ja
Publication of JPH0282641A publication Critical patent/JPH0282641A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、電子回路の基板として利用されるセラミック
多層基板に関するものである。
(従来の技術) 窒化アルミニウム(以下AIINと記す)は、高絶縁性
の上に高熱伝導性を持つ材料であるため、AIINの回
路基板は、急速に普及しつつある。この種の高密度実装
用のセラミック多層基板について、第4図により説明す
る。
同図は、従来のセラミック多層基板の透視図で、Al2
Nを焼結したセラミック基板1の内部および表面にタン
グステン(W)からなる導電路2aと2bおよび3aと
3bが形成され、その内導電路2bおよび3aが厚さ方
向の、同様にタングステンからなる導通路4で接続され
ている。
(発明が解決しようとする課題) しかしながら、上記の構成では、AflN焼結体である
セラミック基板1とタングステンからなる導電路2a、
2b、3aおよび3bとの結合が十分でなく、特に、セ
ラミック基板1の上面の導電路3aおよび3bが欠損し
やすいという問題があった。
また、焼成時の雰囲気によってタングステンが酸化され
るため、内部の導電路2aおよび2bの導電性が悪くな
りやすいという問題もあった。
本発明は上記の問題を解決するもので、量産性良い、高
信頼性のセラミック多層基板を提供するものである。
(課題を解決するための手段) 上記の課題を解決するため、本発明は導電路を一種類以
上の侵入形窒化物で形成するものである。
(作 用) 上記の構成により、導電路が侵入形窒化物なのでAl1
1Nからなるセラミック基板との結合性が良く、また、
酸化されにくいため、焼成時の雰囲気によって導電路が
劣化することが少ない。従って、量産性が良く高信頼性
のセラミック多層基板を得ることができる。
(実施例) 本発明の一実施例について、第1図ないし第4図により
説明する。なお、第4図は従来例を示すが、本実施例は
、従来例の導電路2a、 2b、 3aおよび3bと、
導通路4の材質が、タングステンから窒化チタンに替っ
たのみで、外観上の変化はないので、第4図を本発明に
よるセラミック多層基板の外観を示す透視図として使用
する。
本発明によるセラミック多層基板の製造手順について、
第1図の側面断面図および第2図の平面図により説明す
る。
まず、窒化チタン(TiN)に結合剤としてポリビニル
ブチラールを5重量%、溶媒としてイソプロピルアルコ
ールを加えたペースト状T i N /< −ストを準
備する。次に、AQNに焼結助剤として酸化イツトリウ
ム(Y2O,)を5重量%添加した100X100X 
2 mmのAIINの成形体5を形成し、その表面に、
上記のTiNペーストを用いて、第2図(a)の形状に
導電路2aおよび2bを印刷し、乾燥させる。次に、A
l2Nに焼結助剤としてY2O3を5重量%添加した1
00X100X0.1++o(7)AJN(7)成形体
6を形成し、第2図(b)のように複数の導通孔6aを
加工して重ね、その上に、さらにTiNペーストを用い
て、第2図(c)の形状ば導電路3aおよび3bを印刷
し、乾燥させる。次に、これを500g/a(の圧力で
厚さ方向に圧縮し、一体化させる。さらに、脱脂処理を
施した後、窒素雰囲気中で1900℃、2時間の焼成す
ると、第4図に示すセラミック多層基板が得られる。
第3図は1本発明によるセラミック多層基板の平面図で
、各導電路2a、2b、3aおよび3bのそれぞれの両
端A−A’、 B−B’、 C−C’およびD−D’間
で導通の有無を確認したところ、金属に等しい導電性を
示した。また、導通路4で接続された導電路2bおよび
3aの各両端の組合わせ。
B−C,B−C′、 B’−CおよびB’−C’間でも
金属に等しい導電性を示した。しかし、導通路で接続さ
れない導電路2aと、導電路3aおよび3b。
導電路2bと導電路3bの両端の各両端間では導電性を
示さなかった。
このことより、T i Nペーストを印刷した部分は、
完全に導電路として機能している。しかも、この導電路
2a、2b、3aおよび3bは、堅固にAJN焼結体と
結合していた。さらに、タングステンから成る導電路を
持った従来のセラミック多層基板の成形体と、本発明に
よるセラミック多層基板の成形体を、窒素99Vo1%
、酸素1■01%雰囲気中で同時に焼成したところ、従
来のセラミック多層基板では、タングステンが酸化され
、導電路が導電性を示さなかったのに対し、本発明によ
るセラミック多層基板の導電路は、導電性を保持してい
た。これは本発明によるAl2Nのセラミック多層基板
の優位性を示すものである。
なお、本実施例では、侵入形窒化物にT i Nを用い
たが、他の侵入形窒化物を単体で、あるいは複数の侵入
形窒化物の複合体を用いても、Al2N焼結体との結合
力および耐酸化性には変りはない。
また、Al2Nの焼結助剤として、Y2O,を用いたが
、他の有効な焼結助剤を添加しても、また添加しなくて
も本発明が有効であることには変わりない。さらに、T
iNペーストを得るだめの結合剤としてポリビニルブチ
ラールを用いたが、他の樹脂を用いてもよく、また、溶
媒にイソプロピルアルコールを用いたが他の溶剤を用い
てもよい。
(発明の効果) 以上説明したように、本発明によれば、 AflNのセ
ラミック基板の中および表面上に、侵入形窒化物の単体
あるいは複数の侵入形窒化物の複合体から成る導電路を
設けることによって、セラミック基板との結合が強くし
かも耐酸化性にすぐれた導電路を持つ量産性が良く高信
頼性のセラミック多層基板を得ることができる。
【図面の簡単な説明】
第1図は本発明によるセラミック多層基板の側面断面図
、第2図は本発明で使用したTiNペーストの印刷パタ
ーンおよびAl2Nの成形体の平面図、第3図は本発明
によるセラミック多層基板の平面図、第4図は本発明お
よび従来例の対象となるセラミック多層基板の透視図で
ある。 1 ・・・セラミック基板、 2a、 2b、 3a。 3b・・・導電路、 4 ・・・導通路、5,6・・・
窒化アルミニウム成形体、 6a・・・導通孔。 特許出願人 松下電器産業株式会社

Claims (1)

    【特許請求の範囲】
  1. 窒化アルミニウムを焼結したセラミック基板の中および
    焼結体表面上に、侵入形窒化物の単体あるいは複数の侵
    入形窒化物の複合体から成る導電路を設けたことを特徴
    とするセラミック多層基板。
JP23360688A 1988-09-20 1988-09-20 セラミック多層基板 Pending JPH0282641A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23360688A JPH0282641A (ja) 1988-09-20 1988-09-20 セラミック多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23360688A JPH0282641A (ja) 1988-09-20 1988-09-20 セラミック多層基板

Publications (1)

Publication Number Publication Date
JPH0282641A true JPH0282641A (ja) 1990-03-23

Family

ID=16957684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23360688A Pending JPH0282641A (ja) 1988-09-20 1988-09-20 セラミック多層基板

Country Status (1)

Country Link
JP (1) JPH0282641A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163378A (ja) * 1996-12-04 1998-06-19 Toshiba Corp 配線基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163378A (ja) * 1996-12-04 1998-06-19 Toshiba Corp 配線基板およびその製造方法

Similar Documents

Publication Publication Date Title
US6189200B1 (en) Method for producing multi-layered chip inductor
JPS5969910A (ja) 積層キヤパシタ及びその製造方法
JPH11195873A (ja) 多層セラミック基板およびその製造方法
US10141116B2 (en) Composite electronic component and resistor device
JP2000353601A (ja) チップ型電子部品
JPH0282641A (ja) セラミック多層基板
JPH11135356A (ja) 積層セラミックコンデンサ
JP3167796B2 (ja) セラミックス回路基板
JPH10189343A (ja) チップインダクタ
JPH0521635A (ja) 多層基板
JP2001143965A (ja) 複合電子部品
JP2004055679A (ja) 電子部品及び積層セラミック電子部品
JP2000058995A (ja) セラミック回路基板及び半導体モジュール
JPH0730656Y2 (ja) オゾン発生用放電体
JP2633838B2 (ja) 高温サーミスタ
JPH11265804A (ja) Ntcサーミスタ素子
JPH0351315B2 (ja)
JPH021393B2 (ja)
JPH07273447A (ja) セラミック回路基板及びその製造方法
JPH0444251A (ja) 半導体素子収納用パッケージの製造方法
JPH01230294A (ja) セラミック多層基板の製造方法
JPH0992573A (ja) 複合電子部品
JP3731284B2 (ja) 積層型チップインダクタ
JPH1013006A (ja) 電子部品
JP2842707B2 (ja) 回路基板