JPH0278063A - Ｐｃｍデータの記録方法、再生方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＰＣＭ信号を記録再生あるいは伝送。

受信する装置に係り、特に、記録レート伝送レートを切
替えた多モード設定を行なうＰＣＭデータの生成回路及
び再生回路に関する。

〔従来の技術〕

ＰＣＭ音声信号を磁気テープに記録あるいは再生する装
置として、例えばディジタル・オーディオ・テープレコ
ーダ（ＤＡＴ）がある。ＤＡＴには、固定ヘッドを用い
た５−ＤＡＴと１回転ヘッドを用いたＲ−ＤＡＴとがあ
る。Ｒ−ＤＡＴの規格については、ＤＡＴＭ談会の「デ
ィジタルオーディオテープレコーダシステム」　；日本
電子工業会萎託発行１９８７年６月（Ｔｈｅ　ＤＡＴ　
Ｃｏｎｆｅｒｅｎｃｅ；ＤＩＧＩＴＡＬ　ＡＵＤＩＯＴ
ＡＰＥＲＥＣＯＲＤＥＲＳＹＳＴＥＭ：　ｃ／。

Ｅｌｅｃｔｒｏｎｉｃ　Ｉｎｄｕｓｔｒｉｅｓ　Ａｓ５
ｏｃｉａｔｉｏｎ　ｏｆ　Ｊａｐａｎ（Ｊｕｎｅ　１９
８７）に記載されている。ここで、ＤＡＴにおけるＰＣ
Ｍ音声の標本化周波数は４８ｋＨｚが基本であり、その
４８にモードの他に標本化周波数４４．１ｋ）ｌｚの４
４にモードと、標本化周波数３２ｋＨｚの３２にモード
がある。記録信号のフレームフォーマットも４８にモー
ドを基本にしており、他の４４にモード、３２にモード
は４８にモードに準する形式となっている。ここで４８
にモ−ドと３２にモードを比較した時、３２にモードは
４８にモードより情報量が少ないにもかかわらず、４８
にモードのデータエリアに３２にモード時のデータを入
れているので、空エリアが生じている。フレームフォー
マットのデータエリアは、データアドレスで０〜１４５
５まであり、４８にモードではデータアドレスを０〜１
４３９まで効率よく使用している。しかし３２にモード
ではデータアドレスをＯ〜９５９までしか使用していな
い。（上記文献４７頁）冗長度で比較すると４８にモー
ドは、３７．５％であるのに対し、３２にモードでは５
８．３％である。

また、ＤＡＴでは、同じ４８ｋＨｚ標本化２チャネルの
１６ビツトリニア記録と、１６−１２圧仲ノンリニア記
録という関係で情報量の異なるモードについては規定さ
れていなかった。

〔発明が解決しようとする課題〕

上記従来技術において、情報量が異なるモードにおいて
も記録上の信号フォーマットを共通にしたために、情報
量の少ないモードにおける冗長度が上がるという課題が
あった。

本発明の目的は、モードによって信号フォーマットを共
通化したままで、記録時（伝送時）に冗長度を最適化し
、記録レート（伝送レート）を下げることにある。

本発明の他の目的は、記録時（伝送時）の圧縮した信号
フォーマットにおいて、誤り伝搬の無い信号フォーマッ
トにすることにある。

〔課題を解決するための手段〕

ｎビット１ワードの第１のサンプルデータをαビットｍ
個のシンボルデータに分割するシンボルデータ生成回路
と、前記第１のサンプルデータをｎ′ビット１ワードの
第２のサンプルデータに圧縮する圧縮回路と、前記第２
のサンプルデータに固定データを付加するデータ付加回
路と、共通の信号処理回路と、信号処理回路で生成した
データフレーム内の固定データを削除するデータ削除回
路とを設けることにより上記目的は達成される。

また、付加する固定データをグループ変調のシンボル単
位とするシンボル生成回路を設けることにより他の目的
は達成される。

〔作用〕

非圧縮サンプルデータを、信号処理上のシンボルデータ
に変換し、インターリーブ、誤り訂正符号付加等の信号
処理によってデータフレームを生成することを基本とし
、圧縮サンプルデータに対しては、非圧縮サンプルデー
タと同じビット数になるよう固定データを付加した後に
シンボルデータを生成することにより、信号処理回路を
共通化できる。そして信号処理後に、付加した固定デー
タを削除することにより、記録あるいは伝送上のレート
を下げることができる。

また、固定データをシンボル単位で付加することにより
、シンボル単位でグループ符号変調している場合、シン
ボル間に渡るエラー伝搬を無くすことができる。

〔実施例〕

以下、本発明の実施例について、説明する。第１図は、
本発明の一実施例を示すブロック図である。１−Ａ及び
１−Ｂはデータ入力端子、３はデータ付加回路、４はス
イッチ、５はシンボルデータ生成回路、６は信号処理回
路、７はデータ削除回路、８はスイッチ、９はモード制
御回路、１０はデータ出力端子である。

以下回路の動作説明をする。本回路は、音声等のアナロ
グ信号をディジタル信号に変換して磁気テープ等に記録
する為のＰＣＭ信号を生成するものである。生成するＰ
ＣＭ信号はモードＡに対応するデータフレームＡと、モ
ードＢに対応するデータフレームＢとがあり、スイッチ
４とスイッチ８において、ａ側が選択されるとデータフ
レームＡが、ｂ側が選択されるとデータフレームＢがそ
れぞれ生成される。スイッチ４及びスイッチ８がａ側に
選択されるモードＡについて説明する。データ入力端子
１−Ａに入力されるデータは、アナログ音声が標本化周
波数Ｆｓ（例えば４８ｋＨｚ）で標本化されたｎビット
を１ワードとするサンプルデータである。このサンプル
データはスイッチ４を介してシンボルデータ生成回路５
に入力される。シンボルデータ生成回路５は、１６ビツ
トのサンプルデータをＱビット単位のシンボルデータに
変換する。今、Ｑ　＝　ｎ　／　２とすると１サンプル
データは２シンボルデータとなる。続いて信号処理回路
６は、入力されたシンボルデータを分散（インターリー
ブ）処理し、そのデータから誤り訂正符号を生成して付
加する。次に、同期信号。

制御信号（データ内容の識別データ等）を加えてデータ
フレームを構成する。生成されたデータフレームはモー
ドＡのデータフレームＡとして出力端子１０から出力さ
れ記録回路に導かれる。

次に、モードＢが設定された時の動作について、説明す
る。モードＢは、モードＡより記録レートを下げるため
に設けたものである。第１図のブロック図において、デ
ータ入力端子１−Ｈに入力された。】、ワードｎ′ビッ
トのサンプルデータは。

データ付加回路３により、（ｎ−ｎ’）ビットの固定デ
ータを付加して、ｎビットとし、スイッチ４を介して、
シンボルデータ生成回路５に入力される。シンボルデー
タ生成回路５から出力されるシンボデータは、モードＡ
と同様に信号処理回路６で処理が行われる。この出力デ
ータから、データ削除回路７により、データ付加回路３
で付加した固定データを削除し、スイッチ８を介して、
データ出力端子１０に送られる。

以上、本発明によれば、サンプルのビット数の異なるデ
ータを、同一の信号処理回路により符号生ｈＬを行なう
ことができ、かつ、モードＢの固定データを削除して記
録又は伝送することにより、モードＢの伝送レートを下
げることができるという効果がある。

では、次に第２図を用いて本発明の別の実施例について
説明する。本実施例では、第１図におけるデータ付加回
路３の入力データ１−Ｂは、入力１−Ａのデータをディ
ジタル圧縮したものである。

１はデータ入力端子、２はディジタル圧縮回路、又、第
１図と同一番号の構成要素は、同一の構成要素を示す。

以下回路の動作説明をする。本回路は、音声等のアナロ
グ信号をディジタル信号に変換して磁気テープ等に記録
する為のＰＣＭ信号を生成するものである。生成するＰ
ＣＭ信号はモードＡに対応するデータフレームＡと、モ
ードＢに対応するデータフレームＢとがあり、スイッチ
４とスイッチ８において、ａ側が選択されるとデータフ
レームＡが、ｂ側が選択されるとデータフレームＢがそ
れぞれ生成される。スイッチ４及びスイッチ８がａ側に
選択されるモードＡについて説明する。データ入力端子
１に入力されるデータは、アナログ音声が標本化周波数
Ｆｓ、（例えば４８ｋｔｌｚ）で標本化された１６ビツ
トを１ワードとするサンプルデータである。このサンプ
ルデータはスイッチ４を介してシンボルデータ生成回路
５に入力される。

シンボルデータ生成回路５は、１６ビツトのサンプルデ
ータを８ピント単位のシンボルデータに変換する。つま
り１サンプルデータは２シンボルデータとなる。続いて
信号処理回路６は、入力されたシンボルデータを分散（
インターリーブ）処理し、そのデータから誤り訂正符号
を生成して付加する。５次に、同期信号、制御信号（デ
ータ内容の識別データ等）を加えてデータフレームを構
成する。生成されたデータフレームはモードＡのデータ
フレームＡとして出力端子１０から出力され記録回路に
導かれる。前記シンボルデータ生成回路５におけるシン
ボルデータ生成方式を第３図の模式図で説明する。動因
（ａ）は入力された１６ビツト１ワードのサンプルデー
タである。上位８ビツトよ、下位８ビツトをそれぞれ１
シンボルに割す当て、（ｂ）のシンボルデータが生成さ
れる。

ここで　ＩＩ　Ｌ　ＩＩは左の音　Ｌｉ　ＲＩＩは右の
音のデータで数字は時系列上の番号　１１　ｕｌｌは上
位ビット。

１１　Ｑ　ＩＩは下位ビットをそれぞれ示している。ま
た、この８ビツトのシンボルデータは信号処理の基本単
位となる。信号処理回路６において生成する誤り訂正符
号、同期信号等も全て８ビツト１シンボル単位で行なう
。次に信号処理回路６で生成するデータフレー、ムにつ
いて説明する。第４図はデータフレームを示す構成図で
ある。↓↓はデータフレーム（全体）、１２はヘッダー
、１３はサンプルデータの時系列順から見て偶数番目の
データに対応するシンボルデータ、１４は同じく偶数番
目のデータに対応するシンボルデータである。１５はＣ
２外符号、１６はＣ１内符号である。図面上ｒｅ　Ｓ”
はシンボルを意味する単位である。図面上“Ｂ”はブロ
ックを意味する単位である。縦方向に４６シンボルから
成るブロックが横方向に１０２ブロツク並べて１データ
フレームを構成している。インターリーブ及び誤り訂正
符号の６１内符号と０２外符号の関係は、データフレー
ム内で完結するいわゆる斜交完結型である。誤り訂正符
号は例えばリードソロモン符号を適用する。Ｃ２外符号
１５の生成方法は、シンボルデータ３２シンボルを情報
とし、６シンボルの符号を生成する。

その符号構成はＲ５（３８，３２，７）である。

Ｃ１内符号１６の生成方法は、シンボルデータ３２シン
ボル、Ｃ２外符号６シンボルの計３８シンボルを情報と
し、４シンボルの符号を生成する。

その符号構成はＲ３（４２，３８，５）である。

あるいはヘッダー内のブロックアドレス１シンボルを情
報に加えるとＣ１内符号の符号構成はＲ３（４３，３９
，５）である。ここでブロック内の構成を詳しく説明す
る。第５図はブロックを示す構成図である。↓ユはブロ
ック（全体）、１８はブロックの先頭を示す同期信号、
１９は、音声の内容などを示す識別信号、２０はブロッ
クの順番を示すブロックアドレス、２１は識別４３号１
９とブロックアドレス２０の（再生時の）誤りをチエツ
クするパリティ信号である。２２はブロック内のシンボ
ルデータ、２３はＣ２外符号、２４はＣ】内符号である
。シンボルデータは３２シンボル。

ブロックは全体で４６シンボルで構成されている。

信号処理回路６で生成されたモードＡのデータフレーム
上上は、ブロック０．ブロック１．・・・。

ブロック１０１のＪｌｊでデータ出力端子１０から出力
される。

ここでデータフレーム内シンボルデータの配置について
詳しく説明する。第６図はデータフレーム内の１部を説
明するデータ配置図である。前記したように、偶数番目
のデータは左側、奇数番目のデータは右側にと交互に配
置し、上位シンボルデータと下位シンボルデータはペア
ーで並べる。

Ｃ１内符号の生成は、縦方向（ブロック内）で行なう。

Ｃ２外符号は斜め方向で１例えばＬｏｕ。

Ｌ、Ｑ、Ｒ□２ｕ、Ｌ工、ｌΩ、・・・という具合で生
成する。ここで０２外符号を生成するインターリーブは
、飛び越すブロックのピッチで表わすと３Ｂ。

３Ｂ、２Ｂ、３Ｂ、３Ｂ、２Ｂ、・・・というルールで
行なうと１データフレーム内で完結し、はぼ対角線上に
のる。

データ出力端子から出力されるデータはシンボル単位で
記録回路に送られ、記録回路では例えば８ビツトを１０
ピツ１〜の符号に変換する８−１０変調を行なう。この
時もシンボル単位で処理ができるので都合が良い。

次にモードＢが設定された時の動作について説明する。

モードＢは、モードＡより記録レートを下げるために設
けたものである。

第２図の回路ブロック図において、データ入力端子１に
入力されたサンプルデータは、ディジタル圧縮回路２．
データ付加回路３及びスイッチ４を介してシンボルデー
タ生成回路５に入力される。

シンボルデータ生成回路５から出力されるシンボルデー
タは、モードＡと同様に信号処理回路６で処理が行なわ
れる。その出力はデータ削除回路。

スイッチ８を介してデータ出力端子１０に送られる。前
記ディジタル圧縮回路２の動作は、１６ビツトのサンプ
ルデータを、１２ビツトのサンプルデータに変換するも
のであって、この手法は音声の特質を生かし、音質の劣
化がほとんど無いものである。ディジタル圧縮及びデー
タ付加について図を用いて説明する。第７図の（ａ）は
、入力されるサンプルデータである。（ｂ）はディジタ
ル圧縮された１２ビツト１ワードのサンプルデータであ
る。この１２ビツトのサンプルデータに固定データとし
て例えば４ビツトのａｔ　Ｏ＋ｔデータを加えて１６ビ
ツトのデータとしたのが（ｃ）に示すデータである。こ
こでふたたび１６ビノト１ワードとする。そしてこれを
８ピッ１〜ｔｎ位のシンボルデータ（ｄ）に変換する。

このようにすることにより、モードＡと同じシンボル数
のデータをＱ号処理回路６に入力することができる。固
定データは“０”に限ったものではない。

前記したように、モードＢは情報を圧縮したにもかかわ
らず、モード八と同じデータシンボル数にしているので
、信号処理回路６で生成するデータフレームＢはモード
Ａと一見同じである。しがし内部に固定データが含まれ
ている点が異なる。

その点について第８図のデータ配置図によって説明する
。第８図はモードＢにおけるデータフレームＢの一部を
示すデータ配置図である。斜線部はＩＩ　Ｏ１１の固定
データ部である。二のデータ配置図は、第６図のデータ
フレームＡのデータ配置図と基本的には同じである。つ
まりそれぞれのデータの時系列番号り、Ｒの配置は全て
同じであり、Ｃ１内符号、Ｃ２外符号の生成関係も同じ
である。

次にデータフレームＢのデータ出力端子１０におけるデ
ータフレーム構成について説明する。モードＢにおいて
は記録レートを下げるために、データ削除回路７で、前
記１１０　Ｉ＋固定データを削除して次の記録回路にデ
ータを送る。この時、記録回路に含まれる変調回路の方
式が、ＦＭやＱＰＳＫ等の非ブロツク変調方式の場合は
゛′０′″固定データを単に削除すればよい。しかし前
記したような８−１０変調等のブロック変調方式の場合
は以下のようにシンボルデータの配置を変えると、再生
時のエラー伝搬を少なくすることができる。その−例を
第９図に示す。

第９図はデータ記録のためのシンボルデータ配置変換を
示した構成図である。ここでは解りやすくするため１ブ
ロツクのみ示している。（ａ）は（ａ号処理回路６の出
力におけるブロック構成。

（ｂ）はｒｒ　ＯＩ！固定データ削除後、シンボル配置
を変えたブロック構成である。それぞれシンボル単位が
なるべく崩れないように配置するものである。この配置
処理を実際に行なう場合は、データフレームのデータを
記憶しているＲＡＭからデータを読み出す時、ＲＡＭの
アドレスを制御することによって容易に行なう・ことが
できる。

本実施例においては第９図から分かるように。

記録前のブロックの長さは４６シンボル、記録時には３
８シンボルとなりモードＢはモード八に対し記録レー１
へを８３％に下げることができる。そして、ＰＣＭ信号
の信号処理のもっとも重要なインターリーブ、符号生成
等の回路がモードＡとモードＢで共用化できる大きな利
点がある。

またモードＡとモードＢの記録上のブロックを比較する
と、情報であるシンボルデータ数と符号の数の関係から
、モードＢの方が符号長が短くなっているように見える
が、信号処理上はどちらも同じ符号長、つまり誤り訂正
処理上の能力は同等である。

続いて、本発明の他の実施例について説明する。

回路のブロック構成及び基本動作は前記実施例とほぼ同
じである。データ配置が異なるので、その点について説
明する。第１０図はデータフレーム内の１ブロツクを示
している。（ａ）はモードＡ。

（ｂ）はモード（Ｂ）のそれぞれ信号処理回路６の出力
部で見たものである。（ｃ）はモードＢにおけるデータ
削除回路７の出力部で見たものである。第９図との違い
は、モードＢにおいて、１２ビツトの圧縮データはＬチ
ャネルは上位８ビツトで１シンボル、下位４ビツトとｒ
ｔ　Ｏｔ＋データ４ビットで１シンボルを作り、Ｒチャ
ネルは上位４ビツトと“ＯＩ＋データ４ビットで１シン
ボル、下位８ビツトで１シンボルとするところにある。

本実施例においても１１０　ＩＩ固定データ削除後にお
いて記録レートを下げることができる。

第１１図は他の実施例を説明するためのデータ配置図で
ある。本実施例は、第１０図の実施例と比較するとモー
ドＢでＲチャネルの上位と下位が逆転しているところに
ある。モードＡとモードＢを共通化する為、モードＡに
おいてもＲチャネルの上位と下位を逆転させている。上
記第１０図と第１１図で示した実施例において、共通し
ている点は、“０″′データの削除処理において、例え
ば第１０図のデータ３０を作る時、隣接するアドレスの
データ２８とデータ２９を加算するだけで良いという点
である。同様に第１１図のデータ３３を作る時、データ
３１とデータ３２を加算すればよい。

さて、第１１図（Ｃ）に示すデータがシンボル単位のグ
ループ符号変！ｌ！ｉ（例えば８−１０変調）されてテ
ープ上に記録された場合を考える。再生時に例えばデー
タ３３に誤りが生じた時、誤り訂正処理上は、データ３
１とデータ３２が誤りとなる。このエラー伝搬を無くす
処理について以下述べる。第１２図（ｂ）のデータブロ
ック図は第１１図のデータブロック図に等しい。ここで
Ｃ１内符号の生成する時の、データの取り込みを以下の
ようにする。最初にデータ６６　（ＬＯｕ）を読み演算
回路にそのデータ６６を送る。次にデータ６７（Ｌ、Ｑ
＋”Ｏ”）を読み演算回路へは′１０　ＩＴデータを送
る。次にデータ６８　（”Ｏ”　＋Ｒ，Ｑ）を読み演算
回路にデータ６７とデータ６８の加算データ（Ｌ、Ｑ＋
Ｒ１，Ｑ）を送る。次にデータ６９（ＲＯｕ）を読み演
算回路にデータ６９を送る。

このようにしてＣ１内符号を演算生成すると、データの
並びは第１２図（ｂ）のようになる。このように固定デ
ータとデータをシンボル単位で分離して符号を生成する
と、再生時においてエラー伝ｍを無くすことができる。

Ｃ２外符号についても同じ処理ができる。

次に、第１３図を用いて本発明の他の実施例について、
説明する。モードＡについては、第１図と同様であり、
シンボル生成回路５ａによりＱビット１シンボルのシン
ボルデータを生成し、スイッチ４を介して、信号処理回
路６に入力して処理される。

モードＢについては、入力１−Ｂから入力された、■サ
ンプルｎ′ビットの入力データにデータ付加回路３によ
って、（ｎ−ｎ’）ビットの固定データの付加処理を行
なう。次に、シンボル生成回路５ｂにより、入力データ
ｎ′ビットの上位Ｑビットを１シンボルデータとし、（
ｎ’−Ｑ）ピッ１−に３且でＱピッ１〜１シンボルとし
、（ｎ−ｎ’）ピッＩ・の固定データを５組合わして、
Ｑビット１シンボルとする。

例えば、ｎ＝ＩＧ、ｎ　′＝１２．Ｑ＝８の時にｎ’−
ｎ＝４であるから、に＝２．又、１１−ｎ’＝４である
からｊ＝２となる。このように生成したシンボルを、ス
イッチ４を介して、信号処理回路６に入力し、符号化を
行った後、データ削除回路７によって、付加した固定デ
ータを削除し、スイッチ８を介して変調回路５２に入力
し、変調後。

出力１０６へ出力される。

以上本実施例によれば、サンプルのビット数の異なるデ
ータを５同一の信号処理回路により符号生成を行な、う
、ことができ、かつ、モードＢの固定データを削除して
、記録又は伝送することにより。

モードＢの伝送レートを下げることができるという効果
がある。

では、次に、第１４図を用いて、本発明の別の実施例に
ついて、説明する。

本実施例では、第１３図の実施例におけるデータ付加回
路３の入力データ１−Ｂは入力１−Ａのデータをディジ
タル圧縮したものである。

基本的動作もモードＡについては前記したものと同様で
ある。ここで本実施例特有のモードＢの゛動作について
説明する。ディジタル圧縮回路２゜データ付加回路３及
びシンボルデータ生成回路５ｂの動作を第１５図を用い
て説明する。（ａ）は入力された１６ビツトを１ワード
とするサンプルデータである。このサンプルデータを１
２ビツトのデータにディジタル圧縮したものが（ｂ）に
示すデータである。圧縮されたデータはデータ付加回路
３においてデータの組み換えと固定データの付加処理が
行なわれる。同図（ｃ）に示すように、Ｌチャネルのデ
ータはそのままで、Ｒチャネルのデータは下位４ビツト
がＬチャネルのデータとＲチャネルの上位８ビツトの間
に移動する。そしてＲチャネル上位８ビットの後に固定
データ（例えば０″を８ピツ１へ）が付加される。この
データ列、（Ｃ）は（ａ）と同量のビット数となる。つ
づいて、シンボルデータ生成回路５ｂにおいて、データ
列（Ｃ）は８ビット単位のシンボルデータに変換される
。得られたデータ列（ｄ）はモードＡと同じく信号処理
回路６に入力される。信号処理回路６において生成され
るデータフレームＢの全体構成図は第４図のデータフレ
ーム上上に等しい。

しかし内部のデータ配置は第１６図に示すようになる。

このデータ配置図と第８図のデータ配置図とを比べると
　Ｉｆｆ　Ｑ　１１の固定データがシンボル単位になっ
ていることが分かる。固定データをシンボル単位として
いるのは、他のデータと独立させ、シンボル単位でグル
ープ符号変調した場合、再生時にシンボルデータ間のエ
ラー伝搬を無くすためである。第１７図は１本実施例の
データフレームの１ブロツクを示している。（ａ）はモ
ードＡに対応し、（ｂ）はモートＢに対応したブロック
である。（ｃ）はモードＢにおいて固定データを削除し
た時のブロックである。固定データの削除は、シンボル
単位で容易に行なうことができる。

次に他のデータフレームにおける本実施例について説明
をする。第１８図は、信号処理回路６で生成するデータ
フレームの構成図である。データフレーム３４は４２シ
ンボルで構成するブロックを１１６ブロツク合成したも
のである。このデータフレーム３４を基本に、モードＡ
及びモーＦＢのデータ配置について説明する。第１９図
のデータ配置図は、本実施例におけるモード八に対応し
ている。第６図のデータ配置図との大きな違いは１ブロ
ツク内のデータがＬチャネルデータ又はＲチャネルデー
タで統一シているところにある。その他、Ｃ１，Ｃ２符
号生成の考え方は同じである。

第２０図のデータ配置図はモードＢに対応する一例であ
る。第８図のデータ配置図と基本的に同様である。第２
１図のデータ配置図はモードＢに対応する他の一例であ
る。第１６図のデータ配置図と基本的に同様である。以
上の実施例においても本発明の効果であるところの信号
処理回路を共通化してかつモードＢで記録レートを下げ
ることができる。

次に、データフレームが直交インターリーブ形式の時の
実施例について説明する。第２２図は、直交インターリ
ーブ形式のデータフレームの構成例である。データフレ
ーム６Ｇはヘッダー６７゜シンボルデータ６８．シンボ
ルデータ６９．Ｃ１内符号７０及びＣ２外符号７１から
成る。１ブロツクはヘッダー４シンボル、データ３６シ
ンボル（又は、Ｃ２外符号３６シンボル）、Ｃ１内符号
４シンボルの計４４シンボルで構成される。データフレ
ームは１０８ブロツクで構成されている。

また、Ｃ１内符号の符号構成は、３Ｇシンボルのデータ
とブロックアドレス３７シンボルを情報とし、Ｃ１内符
号が４シンボル付加されて、その符号構成はＲ８（４１
，３７，５）である。Ｃ２外符号は、Ｃ１内符号とは直
交の方向で３組生成する。３０シンボルのシンボルデー
タを情報として、６シンボルの符号を生成し、その符号
構成はＲ５（３Ｇ、３０．７）である。

このデータフレーム６１のデータ配置の一部を説明する
。第２３図は、モードＡにおけるデータ配置を示してい
る。Ｃ１内符号はシンボルデータＬ、ｕ、ＬｏＱ、Ｒｏ
ｕ、ＲｏＱ、Ｌ、。ｕ、・・・・・・で生成する。（ブ
ロックアドレスを情報に加えた場合はＡ。、ＬＯｕ、Ｌ
（、Ｑ、　　・・・・・の順である。）Ｃ２外符号はシ
ンボルデータＬ。ｕｔ　Ｌ、ｕ　　ＩＪ１２ｕｔ・・・
・・と横方向のデータで生成する。第２４図は、モード
Ｂにおけるデータ配置を示している。シンボル生成回路
５６によって４シンボルデータごとに“Ｏ”の固定デー
タが付加されているが、基本的には第２３図のモードＡ
の配置と同様のものである。ここで０１内符号はＯ”の
固定データを含んで生成される。またＣ２外符号につい
ては、４段目ごとにＩＩ　Ｏ１＋データのみで符号生成
が行なわれる。この４段口ごとのＣ２外符号は“０”デ
ータと共に記録の時点で削除される。第２５図は。

モードＡ、モードＢのブロックを示している。

（ａ）のモードＡブロックに対しくｂ）のモードロブロ
ックは“０”の固定データを含み、記録の時点で、（ｃ
）に示すようにＩＩ　ＯＩＩの固定データは削除される
。又図示していないが、Ｃ２外符号のブロックにおいて
も固定データで生成されたＣ２外符号は削除される。

以上説明したように、シンボル単位で固定データを付加
すると、斜交インターリーブのデータフレームでも、直
交インターリーブのデータフレームでも、信号処理回路
を共通化して、記録情報量の制御（記録レートの制御）
が行なえる。かつ、エラー伝搬を生じさせない利点があ
る。

次に説明する本発明の実施例は、ブロック単位で固定デ
ータが配置されるように、固定データを挿入する方式で
ある。そして、固定データ削除によって、ブロック数を
減らすことができるものである。第２６図は、直交イン
ターリーブのデータフレームを示す構成図である。デー
タフレーム７２はブロックが１１６ブロツクで構成され
ている。このデータフレーム７２内のシンボルデータ配
置を第２７図で説明する。第２７図のシンボルデータ配
置図は、モードＡの時を示している。Ｃ１内符号は、Ｌ
　（１ｕ　ｙ　Ｌｉ２　ｕ　ｐ　Ｌ４６　ｕ　ｇ　”’
　”’のシンボルデータを情報として生成する。Ｃ２外
符号は４シンボル（４ブロツク）飛びにり、ｕ　、　Ｌ
、　ｕ　。

Ｌ、ｕ、、・・・・・・のシンボルデータを情報とし横
方向で生成する。Ｃ２外符号は、４シンボル飛び越しを
ずらして（シフトして）４種類生成される。

次にモードＢの時のシンボルデータ配置を第２８図に示
す。図で示すように、１シンボル単位の固定データが４
ブロツクごとに配置される。よって、ライン７８で示す
ようなＣ２外符号の生成においては、固定データのみの
情報として行なわれる。そしてフレームデータ生成後に
、これらの固定データが含まれるブロックを全て削除す
ることにより記録レートを下げることができる。この時
削除されるブロックは、同期信号などのヘッダ一部やＣ
１内符号も同時に削除できるので、記録レートは単純に
４２分の３まで下げることができる。第２９図は記録時
点でのモードＢのデータフレームである。横方向つまり
ブロック数でモードＡが１１６ブロツクに対し、モード
Ｂが８７ブロソクまで低減でき、伝送レート（記録レー
１−）を４分の３に下げることができる。

次に本発明のＰＣＭデータ生成回路で生成した信号を記
録した磁気テープから元の信号を再生するＰ　ＣＭデー
タ再生回路について述べる。第３゜図は上記のＰＣＭデ
ータ再生回路の実施例を示すブロック図である。４ｏは
データ入力端子、４１はデータ付加回路、４２．４７は
スイッチ、４３に信号処理回路、４４はシンボルデータ
合成回路。

４５はデータ削除回路、４６はディジタル伸長回路、４
９はモード制御回路、４８はデータ出力端子である。本
回路は第２図のＰＣＭデータ生成回路の動作とは基本的
に逆動作するものである。モードＡではスイッチ４２ス
イツチ４３がａ側に、モードＢではそれぞれｂ個につな
がる。モードＡにおいては入力されたデータ（データフ
レームＡ）は信号処理回路４３に入力され、デインター
リーブ処理、誤り訂正処理等が行なわれ、シンボル単位
のデータが再生される。このシンボルデータはシンボル
データ合成回路４４において１６ビツトのサンプルデー
タに変換される。サンプルデータはスイッチ４７を介し
てデータ出力端子４８より出力される。モードＢにおい
ては、入力されたデータ（データフレームＢ）はデータ
付加回路４１において、記録側で削除された固定データ
が付加される。つぎにデータ付加回路４１の出力データ
は、スイッチ４２を介して信号処理回路４３に入力され
る。信号処理回路４３においてはモードＡと同じように
デインターリーブ処理、誤り訂正処理等が行なわれ、シ
ンボルデータが再生される。

そのシンボルデータはシンボルデータ合成回路によって
１６ビツトのサンプルデータに変換される。

このサンプルデータはデータ削除回路４５において、サ
ンプルデータに含まれる固定データが取り除かれる。デ
ータ削除回路４５の出力信号はディジタル伸長回路４６
によってディジタル伸長され１６ビツｉ−のサンプルデ
ータが得られる。そのサンプルデータはスイッチ４７を
介してデータ出力端子より出力される。以上のように、
第２図のＰＣＭデータ生成回路で生成したＰＣＭデータ
は第３０図のＰＣＭデータ再生回路によって元の信号を
得ることができる。

また第３１図は、第３０図と同様なＰＣＭデータの再生
回路ブロック図であり、第１４図のＰＣＭデータ生成回
路に対応したものである。詳細な説明は除く。又、第３
２図は、第１図、第３３図は第１３図にそれぞれ対応し
たものである。

次に、本発明によるＰＣＭデータ生成回路及びＰ　ＣＭ
データ生成回路の応用について述べる。第３４図は本発
明を８　＋ｎｍ　Ｖ　Ｔ　ＲのＰＣＭ音声記録再生回路
に用いた場合の回路ブロック図である。８ｎｏ　Ｖ　Ｔ
　Ｒはテープ上ビデオトラックの延長上にＰＣＭ音声ト
ラックが設けである。この部分を利用してＰＣＭ音声デ
ータを記録あるいは再生しようとするものである。第３
４図の回路ブロック図は第２図及び第３０図の回路を用
い、かつビデオ信号の記録再生回路を付加したものであ
る。同じ番号の回路は同じ動作をするものである。新た
に設けられた部分について、５０はアナログ音声入力端
子、５１はアナログディジタル変換器、５２は変調回路
、５３は記録アンプ、５４はビデオ信号入力端子、５５
は記録用のビデオ信号処理回路。

５６はモード制御回路、５７はシステムコントローラ、
５８は回転ヘッドを有するシリンダ、５っけ磁気テープ
、６０は再生アンプ、６１は復調回路、６２は再生用の
ビデオ信号処理回路、６３はビデオ信号出力端子、６４
はディジタルアナログ変換器、６５はアナログ音声出力
端子である。動作について詳しくは述べないが、本回路
は、ビデオ信号とＰＣＭ音声信号をテープ上エリア分割
して記録・再生するものであり、ＰＣＭ音声信号の記録
再生部分に本発明を用いたところに特徴がある。以下本
発明を８１１１ｎ　Ｖ　Ｔ　Ｒに用いた時の特長につい
て説明する。

８　ｎｗ＋＋　Ｖ　Ｔ　ＲのＰＣＭ音声記録において、
音声の標本化周波数を４８ｋＨｚ、量子化ビット数を１
６ビツトとし、ステレオでこの情報をテープに記録する
場合、１トラック当りのサンプルデータ数は約１６００
データ、シンボル数で約３２００シンボルである。とこ
ろで第４図で示したデータフレーム１１のシンボルデー
タ数は３２６４シンボルであるから、これが適当である
。そしてこのデータフレームを８　ｎａ　Ｖ　Ｔ　Ｒの
ＰＣＭデータ記録エリア（２Ｇ、３２°）に記録しよう
とするとその線記録密度は約１０４ｋＢＰＩとなり、テ
ープの性能から見て実用レベルではない、そこでＰＣＭ
データ記録エリアを５°増やし３１．３２°とすると約
８７ｋＢＰＩまで下がり、ＭＥテープを用いることによ
り実用レベルにある。ところが現行のＭＩ’テープにお
いては実用レベルに到らない。そこで、１６ビツトで量
子化したサンプルデータを１２ビツトにディジタル圧縮
すると、前記したモードＢに対応することになる。この
モードＢにおいて例えばブロック内のシンボル数を減ら
すと線記録密度は約７２ｋＢＰＩ、また第２９図のよう
にブロック数を減らすと約６８ｋＢＰＩとなり、ＭＰテ
ープでの実用レベルに近い数値となる。よってＭＥテー
プにおいてモードＡ、ＭＰテープにおいてモードＢを対
応させることができる。そして本発明のＰＣＭデータ生
成回路は、信号処理回路がモードにかかわらず共通とな
り、システム上。

モードを切替えてもあまり複雑化していない効果がある
。また、Ｍ　Ｅ　、　ＭＰテープを区別するカセットの
識別穴でモードを自動的に切替えると良い。

また、ＭＰテープの性能を向上させたＭ　Ｐ　−ＨＧテ
ープにおいてもモードＢを対応させることができる。ま
た、ＭＥに近いＭＩ’−ＨＧテープではモードＡを対応
させることが可能である。さて８ｒｒｔｎ　Ｖ　Ｔでは
標準記録モードであるＳＰモードと、長時間記録モード
であるＬＰモードがあり、テープの走行スピードが変わ
る。従って記録トラックのピッチが変わり、再生信号の
ＳＮ比が変わる。

そのピッチはｓｐモードで２０．５μｍ、ＬＰモード１
０．２５μｍである。それぞれのモードを同じ１５μｍ
の幅をもつヘッドで共用化した場合、トラック幅はｓｐ
モードで１５μｍ、ＬＰモード１０．２５μｍである。

その時ＳＮ比の差は約３ｄＩ３で辱（。つまりＳＩ’／
ＬＰで信号再生時のＳＮ比が変わる。そこでＳＰ／ＬＰ
モードを本発明のモードＡ、モードＢを対応させ、ＳＰ
モードでモードＡ、ＬＰモードでモードＢという具合に
するとシステムの整合性が良い。

つづいて、第３５図は第３４図と同様に、本発明を８　
ｎｏ　Ｖ　Ｔ　ＲのＰＣＭ音声記録再生回路に用いた場
合の回路ブロック図である。この回路は、第１４図及び
第３１図の回路を用い、かつビデオ信号系を加えたもの
である。前記（第３４図）８ｎ＋ｍＶＴＲと同様の動作
である。

〔発明の効果〕

本発明によれば、記録あるいは伝送する情報量が異なる
モード設定において、信号処理回路の前後でデータ量を
制御しているのでデータフレーム内のデータ配置を同じ
くすることができ、モード間での信号処理を同じくでき
る。また信号処理後で不要な情報を削除して記録レー１
へあるいは伝送レートを下げることができる。そして、
インターリーブ、訂正符号長など、ＰＣＭの基本的能力
を変えることがないと共に回路が複雑化しない効果があ
る。

また、本発明によれば、信号処理回路の前後で情報量の
調整を訂正処理及びグループ符号変調の基本単位である
ところのシンボル単位で行なうことにより記録、伝送時
に発生する誤りの伝搬を無くすことができる。

また、本発明によれば、ＰＣＭ信号再生回路において、
削除された固定データを補充することにより信号の生成
が行なえ、再生時の信号処理回路についてもモード間で
共通化できる。

また１本発明のＰＣＭデータの生成回路及び再生回路を
８　ｎｕ　Ｖ　Ｔ　Ｒに応用すると、ＭＥテープ。

ＭＰテープそれぞれに対応したモードＡ、モードＢが対
応でき、モード切替における性能上の不均一や、回路の
複雑化を無くすことができる。

【図面の簡単な説明】

第１及び２図は本発明の一実施例を示す回路ブロック図
、第３図はシンボルデータ生成を示す模式図、第４図、
第１８図、第２２図、第２６図。 第２９図はデータフレームの構成図、第５図、第９図、
第１０図、第１１図、第１２図、第１６図。 第２５図はデータのブロックを示す構成図、第６図、第
８図、第１７図、第１９図、第２０図、第２１図、第２
３図、第２４図、第２７図、第２８図はデータフレーム
内のデータ配置図、第７図。 第１５図はシンボルデータ生成のための説明図、第１３
．１４図、第３０．３１図、第３２．３３図は本発明の
他の実施例を示す回路ブロック図、第３４図、第３５図
は本発明の応用例を示す回路ブロック図である。 １・・・データ入力端子、２・・・ディジタル圧縮回路
、３・・・データ付加回路、５・・・シンボルデータ生
成回路、６・・・信号処理回路、７・・・データ削除回
路、９・・・モード制御回路、１０・・・データ出力端
子、１上。 主土、且旦、Ｉ裟、Ｉ旦・・・データフレーム、４４・
・・シンボルデータ合成回路、４６・・・ディジタル伸
長回路、５２・・・変調回路、５３・・・記録アンプ、
５８・・・シリンダ、５９・・・テープ、６１・・・復
調回路。 阜　３　ヌ １シソボ）し 第仝図 第　５　図 δダ震霊憎％’Ｐ’ｒき ５ミ寅枦佃（肪ｉ・ゝ 第９図 （α）（ｂ） 第ｔｏ図 ６仁爽駅ｍｌり１〉！≧ ネ　１７　　図 第　１８　　図 δＣ”ｉｊ＞’ｆ’ＩＨり＋１ｗ　＞ δ（六炉嬢（ｉマ） δＪｉ！：雲ψ楓〈１１大・） 纂２２図 Ｘズ ６仁糞枦癩ぜ１さ驚き Ｑ（τ吠ｔｈＩ（ｆＦヤ八 へ２５図 第２６図 ｕｆ寅Ｄｒｍ’ｌ＋ｈｙ　・ゝ 察２ｑ　　図

Claims (1)

1. 【特許請求の範囲】 １、ＰＣＭ信号を記録又は伝送するためのＰＣＭ信号生
   成装置において、標本化周期Ｔｓで入力されるｎビット
   １ワードの第１のサンプルデータをｌビットｍ個のシン
   ボルデータに分割するシンボルデータ生成回路と、ｎ′
   ビット１ワードの第２のサンプルデータに（ｎ−ｎ′）
   ビットの固定データを付加して第３のサンプルデータを
   生成するデータ付加回路と、前記第１のサンプルデータ
   又は第３のサンプルデータを選択して前記第１のシンボ
   ルデータ生成回路に送る第１のスイッチ回路と、前記第
   １のシンボルデータ生成回路に接続され、入力されるシ
   ンボルデータを情報とし、インターリーブ処理、誤り訂
   正符号生成、同期信号等の信号を加えて第１のデータフ
   レームを生成する信号処理回路と、前記信号処理回路で
   生成された第１のデータフレーム内の固定データを削除
   して第２のデータフレームを生成するデータ削除回路と
   、前記第１のデータフレーム又は第２のデータフレーム
   を選択してデータフレームを出力する第２のスイッチ回
   路と、前記第１及び第２のスイッチ回路を制御するモー
   ド制御回路とを備えたことを特徴とするＰＣＭデータの
   生成回路。２、前記第２のサンプルデータは、前記第１
   のサンプルデータを、ｎ′ビット１ワードのデータに、
   ディジタル圧縮する圧縮回路の出力であることを特徴と
   する特許請求の範囲第１項記載のＰＣＭデータの生成回
   路。 ３、ＰＣＭ信号を記録又は伝送するためのＰＣＭ信号生
   成装置において、第１の情報を有する第１のデータ群と
   、第１の情報をディジタル圧縮した第２の情報に固定デ
   ータを付加して前記第１の情報と同じ情報量となるよう
   にした第２のデータ群とを有し、前記第１のデータ群又
   は第２のデータ群を選択して、同じデータのインターリ
   ーブ、誤り訂正符号付加等の信号処理を行ない、第２の
   データ群を選択した場合、前記信号処理後に前記固定デ
   ータを削除して、記録レート又は伝送レートを下げるこ
   とを特徴とするＰＣＭデータの生成回路。 ４、信号処理回路はサンプルデータと固定データを含む
   シンボルデータに対し、サンプルデータのみのシンボル
   データと、固定データのみのシンボルデータを生成して
   誤り訂正符号の生成演算をすることを特徴とする請求項
   ２記載のＰＣＭデータの生成回路。 ５、ＰＣＭ信号をｌビットのシンボル単位で処理し、前
   記シンボル単位でグループ符号変調を行って、ＰＣＭ信
   号を記録又は伝送するＰＣＭ信号生成装置において、標
   本化周期Ｔｓで入力されるｎビット１ワードの第１のサ
   ンプルデータをｌビットｍ個のシンボルデータに分割す
   る第１のシンボルデータ生成回路と、ｎ′ビット１ワー
   ドの第２のサンプルデータに（ｎ−ｎ′）ビットの固定
   データを付加して第３のサンプルデータを生成するデー
   タ付加回路と、前記第３のサンプルデータの上位ｌビッ
   トを１シンボルデータとし、（ｎ′−ｌ）ビットに組で
   ｌビット１シンボルデータとし、（ｎ−ｎ′）ビットの
   固定データをｊ組合わしてｎビット１シンボルデータと
   する第２のシンボルデータ生成回路と、前記第１のシン
   ボル生成回路出力又は第２のシンボルデータ生成回路出
   力を選択して、シンボルデータを出力する第１のスイッ
   チ回路と、入力されるシンボルデータを情報とし、イン
   ターリーブ処理、誤り訂正符号生成、同期信号等の信号
   を加えて、第１のデータフレームを生成する信号処理回
   路と、前記信号処理回路で生成された第１のデータフレ
   ーム内の固定データを削除して第２のデータフレームを
   生成するデータ削除回路と、前記第１のデータフレーム
   又は第２のデータフレームを選択してデータフレームを
   出力する第２のスイッチ回路と、前記第１及び第２のス
   イッチ回路を制御するモード制御回路とを備えたことを
   特徴とするＰＣＭデータの生成回路。 ６、前記第２のサンプルデータは、前記第１のサンプル
   データを、ｎ′ビット１ワードのデータに、ディジタル
   圧縮する圧縮回路の出力であることを特徴とする特許請
   求の範囲第５項記載のＰＣＭデータの生成回路。 ７、請求項６に記載の信号処理回路において、シンボル
   データを含むデータブロックを複数個合成してデータフ
   レームを構成し、それぞれのブロックに固定データが存
   在するようにシンボルデータ及び固定データを配置し、
   信号処理後に前記データ削除回路で固定データを削除す
   ることで、それぞれのデータブロック長を短かくするこ
   とを特徴とするＰＣＭデータ生成回路。 ８、請求項６に記載の信号処理回路において、シンボル
   データを含むデータブロックを複数個合成してデータフ
   レームを構成し、特定のブロック内のシンボルデータ全
   てが固定データになるようにシンボルデータ及び固定デ
   ータを配置し、信号処理後に前記データ削除回路で前記
   固定データを含むデータブロックを削除し、データフレ
   ーム内のブロック数を少なくすることを特徴とするＰＣ
   Ｍデータ生成回路。 ９、請求項１のＰＣＭデータ生成回路で生成されたデー
   タフレームを記録あるいは伝送し、これを再生あるいは
   受信して、元のサンプルデータを得るものであって、前
   記第２のデータフレーム内の所定の場所に固定データを
   付加するデータ付加回路と、前記入力データフレーム又
   はデータ付加回路の出力データを選択する第３のスイッ
   チ回路と、前記スイッチ回路の出力データを入力とする
   再生信号処理回路と、シンボルデータを合成してサンプ
   ルデータを生成するシンボルデータ合成回路と、サンプ
   ルデータ内の固定データを削除するデータ削除回路と、
   シンボルデータ合成回路又はデータ削除回路の出力サン
   プルデータを選択して出力する第４のスイッチ回路と、
   前記第３、第４のスイッチ回路を制御するモード制御回
   路を有することを特徴とするＰＣＭデータの再生回路。 １０、請求項５のＰＣＭデータ生成回路で生成されたデ
   ータフレームを記録あるいは伝送し、これを再生あるい
   は受信して元のサンプルデータを得るものであって、第
   ２のデータフレーム内の所定の場所に固定データを付加
   するデータ付加回路と、前記入力データフレーム又はデ
   ータ付加回路の出力データを選択する第３のスイッチ回
   路と、前記スイッチ回路の出力データを入力とする再生
   信号処理回路と、シンボルデータを合成してサンプルデ
   ータを生成する第１のシンボルデータ合成回路と、シン
   ボルデータを合成して圧縮されたサンプルデータを生成
   する第２のシンボルデータ合成回路と、圧縮サンプルデ
   ータ内の固定データを削除するデータ削除回路と、第１
   のシンボルデータ合成回路出力又はデータ削除回路出力
   のサンプルデータを選択して出力する第４のスイッチ回
   路と、前記第３、第４のスイッチ回路の制御するモード
   制御回路を有することを特徴とするＰＣＭデータの再生
   回路。 １１、請求項２のＰＣＭデータ生成回路で生成されたデ
   ータフレームを記録あるいは伝送し、これを再生あるい
   は受信して、元のサンプルデータを得るものであって、
   前記第２のデータフレーム内の所定の場所に固定データ
   を付加するデータ付加回路と、前記入力データフレーム
   又はデータ付加回路の出力データを選択する第３のスイ
   ッチ回路と、前記スイッチ回路の出力データを入力とす
   る再生信号処理回路と、シンボルデータを合成してサン
   プルデータを生成するシンボルデータ合成回路と、サン
   プルデータ内の固定データを削除するデータ削除回路と
   、データ削除回路の出力サンプルデータをディジタル伸
   長する伸長回路と、シンボルデータ合成回路又は伸長回
   路の出力サンプルデータを選択して出力する第４のスイ
   ッチ回路と、前記第３、第４のスイッチ回路を制御する
   モード制御回路を有することを特徴とするＰＣＭデータ
   の再生回路。 １２、請求項６のＰＣＭデータ生成回路で生成されたデ
   ータフレームを記録あるいは伝送し、これを再生あるい
   は受信して元のサンプルデータを得るものであって、第
   ２のデータフレーム内の所定の場所に固定データを付加
   するデータ付加回路と、前記入力データフレーム又はデ
   ータ付加回路の出力データを選択する第３のスイッチ回
   路と、前記スイッチ回路の出力データを入力とする再生
   信号処理回路と、シンボルデータを合成してサンプルデ
   ータを生成する第１のシンボルデータ合成回路と、シン
   ボルデータを合成して圧縮されたサンプルデータを生成
   する第２のシンボルデータ合成回路と、圧縮サンプルデ
   ータ内の固定データを削除するデータ削除回路と、前記
   データ削除回路出力の圧縮サンプルデータをディジタル
   伸長する伸長回路と、第１のシンボルデータ合成回路出
   力又は伸長回路出力のサンプルデータを選択して出力す
   る第４のスイッチ回路と、前記第３、第４のスイッチ回
   路の制御するモード制御回路を有することを特徴とする
   ＰＣＭデータの再生回路。