DE4220258C2 - Vorrichtung zur Datenverarbeitung - Google Patents

Description

Die Erfindung betrifft eine Vorrichtung zur Datenverar­ beitung von auf einer Übertragungsleitung bitseriell übertragbaren Daten, die entsprechend einem vorgegebe­ nen Protokoll zur Datenübermittlung seriell übertragen und innerhalb einer Schnittstelle vor einer Übertragung als Datenwort parallel verfügbar bzw. nach einer Über­ tragung als paralleles Datenwort rekonstruierbar sind.

Bei der Übertragung von Daten werden zur Gewährleistung einer ausreichenden Übertragungssicherheit sowie zur Ermöglichung eines koordinierten Datenaustausches spe­ zielle Datenprotokolle und Datenkodierungen verwendet. In Abhängigkeit von den jeweils vorliegenden Anwendungsspezifikationen unterscheiden sich diese Protokolle und Kodierungen ganz erheblich. Dies hat zur Folge, daß bislang insbesondere bei der Übertragung von großen Datenmengen mit hoher Geschwindigkeit schal­ tungstechnisch realisierte Schnittstellen verwendet werden, die einen an die jeweils konkrete Datenüber­ tragungsform angepaßten Aufbau aufweisen. Es ist somit nicht möglich, beispielsweise Sensoren oder Meßwertver­ arbeitungssysteme bereits vorab mit entsprechenden Schnittstellen auszurüsten. Eine preiswerte Fertigung schaltungstechnisch gleichartiger Elemente in großen Stückzahlen wird deshalb verhindert.

Eine entsprechende spezielle Vorrichtung für eine be­ stimmte Datenstruktur zur Verarbeitung von seriell übertragenen Bits ist beispielsweise in der US 4 884 074 beschrieben. Eine Adoption an unterschiedliche Da­ tenprotokolle oder unterschiedliche Kodierungen der Daten ist bei dieser Vorrichtung jedoch nicht möglich.

Aus der DE 39 16 592 A1 ist eine weitere Vorrichtung der einleitend genannten Art bekannt. Die hier be­ schriebene Vorrichtung dient zur Komprimierung von Daten, die als 16-Bit-Worte vorliegen, in eine 12-Bit- Struktur. Die verbleibenden Leerstellen werden mit Nullen aufgefüllt, die somit an definierten Stellen angeordnet sind und bei einer nachfolgenden Signalauf­ zeichnung nicht berücksichtigt zu werden brauchen. Die komprimierten Daten werden einer Signalverarbeitung zugeführt, in deren Bereich eine Fehlerkorrektur er­ folgen kann. Zur Ermöglichung eines Empfanges seriel­ ler Daten ist ein Dekoder vorgesehen, der die seriellen empfangenen Daten in parallel verarbeitbare Datenworte umsetzt. Insbesondere ist die Vorrichtung dafür geeig­ net, PCM-Signale aufzuzeichnen beziehungsweise wieder­ zugeben.

Aufgabe der vorliegenden Erfindung ist es daher, eine Vorrichtung der einleitend genannten Art derart zu kon­ struieren, daß eine Verarbeitung unterschiedlicher Datenstrukturen mit hoher Geschwindigkeit möglich ist.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß für eine Adaption an ein jeweils vorgebbares Über­ tragungsprotokoll eine Bitverarbeitungseinheit vorge­ sehen ist, die aus wahlweise ansteuerbaren Umsetzungs­ elementen besteht, die die einzelnen Datenbits gemäß einer jeweiligen Protokollkonvention verarbeiten und von einem Steuerwerk koordiniert sind, daß die Bitver­ arbeitungseinheit mindestens einen Vergleicher für sequentiell aufeinanderfolgende Datenbits aufweist, dessen Ausgangssignal an das Steuerwerk abgegeben wird, und daß zwischen der Übertragungsleitung und der Bit­ verarbeitungseinheit ein Kopplungselement angeordnet ist.

Durch den Einsatz der Bitverarbeitungseinheit, die aus unterschiedlichen Umsetzungselementen besteht, ist es möglich, mit hoher Geschwindigkeit die erforderlichen Datenverarbeitungsschritte durchzuführen. Das Steuer­ werk kann derart programmiert werden, daß in Abhängig­ keit von den jeweils vorliegenden Einsatzanforderungen die zugeordneten Umsetzungselemente angesteuert werden. Zur Gewährleistung einer ausreichend hohen Verarbei­ tungsgeschwindigkeit, die beispielsweise im Bereich von 1 Mbit/s liegen kann, werden die Umsetzungselemente im wesentlichen schaltungstechnisch realisiert. Im Gegen­ satz zu einer grundsätzlich ebenfalls denkbaren reinen programmtechnischen Realisierung kann somit bei ver­ tretbarem wirtschaftlichen Aufwand eine erheblich höhe­ re Datenverarbeitungsrate bei trotzdem realisierter Flexibilität erreicht werden. Es können sowohl einzelne Datenworte als auch Folgen von Datenworten verarbeitet werden.

Zur Unterstützung eines Empfangs von kodierten bit­ seriellen Daten ist vorgesehen, daß einer Übertragungs­ leitung für die bitseriellen Daten zugewandt ein Kopp­ lungselement angeordnet ist, das als eine Dekodierungs­ einheit ausgebildet ist.

Eine Umsetzung von Datenworten in eine vorgebbar ko­ dierbare bitserielle Datenstruktur kann dadurch erfol­ gen, daß die Bitverarbeitungseinheit als Teil eines Generators zur Übertragung von bitseriellen Daten aus­ gebildet ist, und daß das Kopplungselement als eine Kodierungseinheit für die auszugebenden Daten ausge­ bildet ist.

Zur Umwandlung von bitseriell empfangenen Daten in Datenworte unter Berücksichtigung vorgebbarer Protokol­ le und Kodierungen ist es aber auch möglich, daß die Bitverarbeitungseinheit als Teil eines Empfängers zum Empfang von bitseriellen Daten ausgebildet ist, und daß das Kopplungselement als eine Dekodierungseinheit für die empfangenen Daten ausgebildet ist.

Zur Erhöhung der Arbeitsgeschwindigkeit bei zeitlich verschachtelt durchzuführenden Kommunikationsabläufen und Verarbeitungsabläufen ist vorgesehen, daß die Bit­ verarbeitungseinheit, das Kopplungselement sowie zwei umschaltbare und über das Steuerwerk wahlweise akti­ vierbare Arbeitsspeicher an einen internen Bus an­ geschlossen sind.

Zur Veränderung der Bitreihenfolge in Abhängigkeit von einer jeweils vorgegebenen Protokollstruktur ist vorgesehen, daß eines der Umsetzungselemente der Bit­ verarbeitungseinheit als ein Bitvertauscher ausgebildet ist.

Insbesondere bei Protokollen mit unterschiedlichen Rei­ henfolgen der Wertigkeit der Bits ist vorgesehen, daß der Bitvertauscher zur Realisierung einer Spiegelung der innerhalb eines Datenwortes angeordneten Bits an einer Wortmitte ausgebildet ist.

Zur Durchführung einer korrekten Zuordnung der Bits zu jeweiligen Wortpositionen in Abhängigkeit vom jeweils angewählten Protokoll wird vorgeschlagen, daß eines der Umsetzungselemente der Bitverarbeitungseinheit als eine Sortiervorrichtung ausgebildet ist.

Eine besonders einfache schaltungstechnische Realisie­ rung der Sortiervorrichtung kann dadurch erfolgen, daß die Sortiervorrichtung als ein Überblendemultiplexer ausgebildet ist.

Zur Erkennung von Wechseln der Wertigkeit der Datenbits ist vorgesehen, daß der Vergleicher aus einem Latch und einem XOR-Gatter gebildet ist. Wichtig ist hieran be­ sonders, daß in Abhängigkeit des Ergebnisses unter­ schiedliche Programmabschnitte des Prozessors aktiviert werden können.

Eine zweckmäßige Konstruktion des Kopplungselementes für einen Datenempfang besteht darin, daß das als Dekodierungseinheit ausgebildete Kopplungselement ein Schieberegister, dem die bitseriellen Daten zugeführt werden, einen Speicher, dem zumindest der Inhalt des Schieberegisters zugeführt wird, eine Synchronisations­ einrichtung, der die bitseriellen Daten zugeführt werden, ein RS-Flip-Flop, dem das Ausgangssignal des Speichers zugeführt wird sowie ein D-Flip-Plop enthält, dem das Ausgangssignal des RS-Flip-Flops und das Aus­ gangssignal der Synchronisationseinrichtung zugeführt werden.

Zur Vorgabe einer koordinierten Betriebsweise in Abhän­ gigkeit von Flanken der eintreffenden Datenbits wird vorgeschlagen, daß die Synchronisationseinrichtung zur Durchführung einer Phasensynchronisation vorgesehen ist.

Zeitliche Schwankungen der Flanken der Datenbits und Signalveränderungen durch Störungseinflüsse können da­ durch berücksichtigt werden, daß das Schieberegister mit einem Taktsignalanschluß zur Zuführung einer die Taktfrequenz der bitseriellen Daten übersteigenden Taktfrequenz versehen ist.

In der Zeichnung sind Ausführungsbeispiele der Erfin­ dung schematisch dargestellt. Es zeigt

Fig. 1 ein prinzipielles Blockschaltbild der voll­ ständigen Vorrichtung,

Fig. 2 ein detailliertes Blockschaltbild der Vorrich­ tung im Bereich einer Dekodierungseinheit und

Fig. 3 ein detailliertes Blockschaltbild einer mit drei Umsetzungselementen ausgestatteten Bitverarbeitungseinheit.

Die Vorrichtung zur Datenverarbeitung besteht gemäß der Darstellung in Fig. 1 aus einer Bitverarbeitungsein­ heit 1, einem die Bitverarbeitungseinheit 1 koor­ dinierenden Steuerwerk 2 und einem Kopplungselement 3. Bei der in Fig. 1 dargestellten Datenflußrichtung ist das Kopplungselement 3 als eine Dekodierungsein­ heit ausgebildet. Es ist aber auch möglich, zur Daten­ ausgabe eine Kodierungseinheit vorzusehen. Die Bitver­ arbeitungseinheit 1 und das Kopplungselement 3 sind an einen Bus 4 angeschlossen, der für einen internen Datenverkehr der Vorrichtung vorgesehen ist. An den Bus 4 sind ebenfalls Arbeitsspeicher 5, 6 angeschlossen, die umschaltbar und somit wahlweise betreibbar sind. Über den Bus 4 kann eine Einstellung des Kopplungs­ elementes 3 für unterschiedliche Datenkodierungen erfolgen.

Ein als Dekodierungseinheit ausgebildetes Kopplungsele­ ment 3 besteht entsprechend der Darstellung in Fig. 2 aus einem Speicher 7, einem Schieberegister 8, und einer Synchronisationseinrichtung 9. Die seriell einlaufenden Signale werden sowohl dem Schieberegister 8 als auch der Synchronisationseinrichtung 9 Zuge­ führt. Das Schieberegister 8 ist darüber hinaus mit einem Taktsignalanschluß 10 versehen. Dem Speicher 7 werden sowohl das Ausgangssignal des Schiebere­ gisters 8 als auch Prozessordaten über einen Pro­ zessoranschluß 11 zugeführt. Die Ausgangsleitungen des Speichers 7 sind mit einem RS-Flip-Flop 12 ver­ bunden, dessen Ausgang mit einem D-Anschluß eines D-Flip-Flops 13 verbunden ist. Einem T-Anschluß des D-Flip-Flops 13 wird ein Ausgangssignal der Synchro­ nisationseinrichtung 9 zugeführt. Im Bereich des Taktsignalanschlusses 10 ist eine Taktsignalfrequenz verfügbar, die die Taktfrequenz der seriellen Bit­ signale übersteigt. Durch eine entsprechend häufige Abtastung der seriellen Signale können somit Schwankungen der zeitlichen Lage der Flankenbereiche sowie über lagerte Störungen kompensiert werden.

Mit Hilfe des RS-Flip-Flops 12 wird eine Umschaltung zwischen "1" und "0" Bits realisiert. Das D-Flip-Flop 13 synchronisiert die erzeugten Informationsbits auf den Bittakt, der von der Synchronisationseinrichtung 9 bereitgestellt wird. Die konkret realisierte Dekadierung wird durch den Inhalt des Speichers 7 vorgegeben. Durch entsprechende Programmierinformatio­ nen, die über den Prozessoranschluß 11 zugeführt wer­ den, ist jedoch jederzeit eine Änderung der jeweiligen Kodierungen und Dekodierungen möglich.

Der prinzipielle Aufbau der Bitverarbeitungseinheit 1 ist in Fig. 3 dargestellt. Es sind ein Bitvertauscher 14, eine Sortiervorrichtung 15 und ein Vergleicher 16 vorgesehen. Der Bitvertauscher 14 besteht im wesentlichen aus einer Vielzahl von Signalleitungen 17, die innerhalb eines Datenwortes angeordnete Bits nach einem vorgebbaren Schema vertauschen. Die Sortier­ vorrichtung 15 besteht aus einem Überblendemulti­ plexer, der eintreffende Bits nach einem vorgebbaren Schema in ein zu erzeugendes Datenwort einsortieren kann. Die Ausgänge des Bitvertauschers 14 und der Sortiervorrichtung 15 werden von einem Multiplexer 18 zusammengefaßt. Über einen Steueranschluß 21 werden die Multiplexer in ihrer Funktion vom Steuerwerk gesteuert. Durch die Ansteuerung über den Steueran­ schluß 21 aus dem Steuerwerk heraus und die Rückwir­ kung auf das Steuerwerk über einen Anschluß 22 ist es möglich, in Abhängigkeit vom Vergleichsergebnis die durchzuführenden Bitoperationen zu verändern. Der Ver­ gleicher 16 ist aus einem Latch 19 und einem XOR- Gatter 20 ausgebildet. Der Ausgang des Latch 19 ist mit einem Eingang des XOR-Gatters 20 verbunden und der andere Eingang des XOR-Gatters 20 ist dem Eingang des Latch 19 parallel geschaltet.

Der Bitvertauscher 14 kann beispielsweise derart aus­ gebildet sein, daß die innerhalb eines Datenwortes an­ geordneten Bits an einer Mittellinie gespiegelt werden. Es sind aber auch prinzipiell andere Tauschvorschriften denkbar. Mit Hilfe der Sortiervorrichtung 15 ist es möglich, ein serielles Bit an eine beliebige Stelle eines Datenwortes einzublenden. Der Vergleicher 16 ist insbesondere dazu vorgesehen, ein im Bereich des Latch 19 gespeichertes Bit mit einem aktuellen Bit zu vergleichen und in Abhängigkeit vom Vergleichsergebnis ein entsprechendes Ausgangssignal zu generieren.

Der Eingang des Latch 19 ist an das Kopplungselement 3 angeschlossen. Das vom XOR-Gatter 20 generierte Signal wird an das Steuerwerk 2 übermittelt. Die Ein­ gänge der Sortiervorrichtung 15 und des Vergleichers 16 sowie der Ausgang des Multiplexers 18 sind an den Bus 4 angeschlossen. Die Verbindung der Bitverar­ beitungseinheit 1 mit dem Kopplungselement 3 er­ folgt derart, daß ein Anschluß an den Ausgang des D-Flip-Flops 13 des Kopplungselementes 3 realisiert ist. Bei einer Verwendung eines komplexen Vergleichers statt des XOR-Gatters 20, können längere Folgen von Bits analysiert werden.

Bei einer Integration der Vorrichtung in eine Gesamtan­ lage zur Datenverarbeitung ist es mit Hilfe der Arbeitsspeicher 5, 6 möglich, sowohl ein Vordergrund­ programm abzuarbeiten, als auch ein Hintergrundprogramm zur Datenerfassung mit hoher Priorität und hoher zeit­ licher Effektivität durchzuführen. Es sind dazu in den Arbeitsspeichern 5, 6 jeweils einer bestimmten Betriebsart zugeordnete Daten abgespeichert. Läuft im Bereich des Kopplungselementes 3 ein Datenbit ein und muß dieses erfaßt und verarbeitet werden, so wird auf das Hintergrundprogramm zur Datenverarbeitung umge­ schaltet und die hierzu erforderlichen Arbeitsparameter sind unmittelbar in einem der Arbeitsspeicher 5, 6 verfügbar. Nach einer Beendigung dieses Erfassungsvor­ ganges kann wieder auf das Vordergrundprogramm umge-­ schaltet werden und die dort zuletzt ermittelten Para­ meter stehen in dem anderen der Arbeitsspeicher 5,6 exakt in dem Zustand zur Verfügung, der vor dem Ein­ treffen des Datenbits eingenommen wurde. Die Umschalt­ vorgänge können somit nahezu ohne Zeitverluste durchge­ führt werden. Dies ist insbesondere bei hohen Datener­ fassungsraten erforderlich, da aufgrund der Häufigkeit des Eintreffens der Datenbits ansonsten die zeitlichen Zwischenräume nur benutzt werden könnten, um die zuletzt ermittelten Parameter zu rekonstruieren. Nach einer Durchführung dieser Rekonstruktion müßte jedoch bereits wieder auf die Datenerfassung umgeschaltet wer­ den, so daß ein Fortschritt in der Bearbeitung des Vordergrundprogrammes kaum möglich wäre.

Claims (12)

1. Übertragungsleitung bitseriell übertragbaren Daten, die entsprechend einem vorgegebenen Protokoll zur Datenübermittlung seriell übertragen und innerhalb einer Schnittstelle vor einer Übertragung als Datenwort parallel verfügbar bzw. nach einer Über­ tragung als paralleles Datenwort rekonstruierbar sind, dadurch gekennzeichnet, daß für eine Adaption an ein jeweils vorgebbares Übertragungsprotokoll eine Bitverarbeitungseinheit (1) vorgesehen ist, die aus wahlweise ansteuerbaren Umsetzungselementen besteht, die die einzelnen Datenbits gemäß einer jeweiligen Protokollkonvention verarbeiten und von einem Steuerwerk (2) koordiniert sind, daß die Bitverarbeitungseinheit (1) mindestens einen Ver­ gleicher (16) für sequentiell aufeinanderfolgende Datenbits aufweist, dessen Ausgangssignal an das Steuerwerk (2) abgegeben wird, und daß zwischen der Übertragungsleitung und der Bitverarbeitungseinheit (1) ein Kopplungselement (3) angeordnet ist.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeich­ net, daß die Bitverarbeitungseinheit (1) als Teil eines Generators zur Übertragung von bitseriellen Daten ausgebildet ist, und daß das Kopplungselement (3) als eine Kodierungseinheit für die auszugeben­ den Daten ausgebildet ist.

3. Vorrichtung nach Anspruch 1, dadurch gekennzeich­ net, daß die Bitverarbeitungseinheit (1) als Teil eines Empfängers zum Empfang von bitseriellen Daten ausgebildet ist, und daß das Kopplungselement (3) als eine Dekodierungseinheit für die empfangenen Daten ausgebildet ist.

4. Vorrichtung nach einem der Ansprüche 1 bis 3, da­ durch gekennzeichnet, daß die Bitverarbeitungsein­ heit (1), das Kopplungselement (3) sowie zwei um­ schaltbare und über das Steuerwerk (2) wahlweise aktivierbare Arbeitsspeicher (5, 6) an einen inter­ nen Bus (4) angeschlossen sind.

5. Vorrichtung nach einem der Ansprüche 1 bis 4, da­ durch gekennzeichnet, daß eines der Umsetzungsele­ mente der Bitverarbeitungseinheit (1) als ein Bit­ vertauscher (14) ausgebildet ist.

6. Vorrichtung nach Anspruch 5, dadurch gekennzeich­ net, daß der Bitvertauscher (14) zur Realisierung einer Spiegelung der innerhalb eines Datenwortes angeordneten Bits an einer Wortmitte ausgebildet ist.

7. Vorrichtung nach einem der Ansprüche 1 bis 6, da­ durch gekennzeichnet, daß eines der Umsetzungsele­ mente der Bitverarbeitungseinheit (1) als eine Sor­ tiervorrichtung (15) ausgebildet ist.

8. Vorrichtung nach Anspruch 7, dadurch gekennzeich­ net, daß die Sortiervorrichtung (15) als ein Über­ blendemultiplexer ausgebildet ist.

9. Vorrichtung nach einem der Ansprüche 1 bis 8, da­ durch gekennzeichnet, daß der Vergleicher (16) aus einem Latch (19) und einem XOR-Gatter (20) gebildet ist.

10. Vorrichtung nach Anspruch 3, dadurch gekennzeich­ net, daß das als Dekodierungseinheit ausgebildete Kopplungselement (3) ein Schieberegister (8), dem die bitseriellen Daten zugeführt werden, einen Speicher (7), dem zumindest der Inhalt des Schie­ beregisters (8) zugeführt wird, eine Synchroni­ sationseinrichtung (9), der die bitseriellen Daten zugeführt werden, ein RS-Flip-Flop (12), dem das Ausgangssignal des Speichers (7) zugeführt wird sowie ein D-Flip-Flop (13) enthält, dem das Aus­ gangssignal des RS-Flip-Flops und das Ausgangs­ signal der Synchronisationseinrichtung (9) zuge­ führt werden.

11. Vorrichtung nach Anspruch 10, dadurch gekennzeich­ net, daß die Synchronisationseinrichtung (9) zur Durchführung einer Phasensynchronisation vorgesehen ist.

12. Vorrichtung nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, daß das Schieberegister (8) mit einem Taktsignalanschluß (10) zur Zuführung einer die Taktfrequenz der bitseriellen Daten über­ steigenden Taktfrequenz versehen ist.