JPH027554A - 半導体装置の入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の入力回路、特に静電耐圧を向上さ
せるための入力回路に関するものである。

（従来の技術） 従来、このような分野の技術としては、第２図及び第３
図に示すものがあった。以下、その偶成を図を用いて説
明する。

第２図は従来の半導体装置における入力回路の１４成例
を示す平面図、及び第３図は第２図の入力回路の等価回
路である。

第２図において、アルミニウム（Ａ、＋？　＞電極から
成る入力端子１は、Ｐ＋形拡散層２を介して１１配線層
３に接続されており、Ａ１配線層３は第１の端子として
図示しない相補形ＭＯ３（Ｃ−ＭＯＳ）のゲート電Ｆｊ
ＩＣ，に接続されている。ビ形拡散層２は静電耐圧を向
上させるための抵抗を成すものである。

前記Ｐ＋形拡散層２の周囲には、これを囲むようにして
チャネルストッパ層４が形成されている。

チャネルストッパ層４はＮ　形波散層によって形成され
、隣接するＰ　形波散層２間における寄生ＭＯ８効果を
防止するためのものである。チャネルストッパ層４が入
力端子１と交差する箇所Ａには、これらの間に薄い酸化
膜から成る絶縁膜が形成されている。また、チャネルス
トッパ層４はＡ９配線層５を介して図示しない第２の端
子である電源電圧端子■。、に接続されている。

このように構成された入力回路の等価回路は、第３図に
示される。図において、抵抗Ｒ１はＰ＋形拡散層２の抵
抗であり、ダイオードＤ１は酎形拡散層２とＮ−形基板
或はＮ−形エピタキシャル層によって形成される寄生ダ
イオードある。また、入力端子１と電源電圧端子ＶＤＤ
間に直列に接続された抵抗Ｒ２及び容量Ｃ１は、抵抗Ｒ
２がチャネルストッパ層４の電源電圧端子■。、取出し
箇所から交差箇所ＡまでのＮ　形波散抵抗であり、容ｆ
ｆ１ｃ１が交差箇所Ａにおける入力端子１とチャネルス
トッパ層４間の容量である。

次に、上記入力回路の静電耐圧効果について説明する。

先ず、入力端子１に正のサージ電圧が印加されたときは
、サージ電荷がダイオードＤ１を通して電源電圧端子■
。、に抜けることによってゲート電極Ｇの保護がなされ
る。また、負のサージ電圧が印加された場合、サージ電
荷は逆バイアスされたダイオードＤ１を通り、電源電圧
端子■ＤＤから入力端子１に抜けることによって、ゲー
ト保護が行なわれる。瞬間的には、電源電圧端子■。０
がら抵抗Ｒ２、容ｆｆ１ｃ１及び入力端子１の径路を経
てサージ電荷が抜ける。

（発明が解決しようとする課題） しかしながら、上記構成の半導体装置の入力回路におい
ては、正のサージ電圧に対しては静電耐圧効果があるも
のの、負のサージ電圧に対しては静電耐圧効果が不十分
であるという課題があった。

即ち、負のサージ電荷が電源電圧端子ＶｏＤがら抵抗Ｒ
２及び容量Ｃ１を通って入力端子１に抜ける場合にあっ
ては、入力端子１とチャネルストッパ層４の交差箇所Ａ
において、絶縁破壊を生じるおそれがあった。これは、
容量ｃ１を形成する入力端子１とチャネルストッパ層４
間の絶縁酸化膜が薄いことと、抵抗Ｒ２の抵抗値が小さ
いことに起因するものであり、そのなめ静電耐圧効果の
不足を来たすものであった。

本発明は、前記従来技術がもっていた課題として、負の
サージ電圧に対して十分な静電耐圧効果が得られない点
について解決した半導体装置の入力回路を提供するもの
である。

（課題を解決するための手段） 本発明は前記課題を解決するために、入力端子と第１の
端子の間に設けられた静電耐圧向上用の拡散層と、前記
拡散層の周囲に設けられ第２の端子に接続されたチャネ
ルストッパ層とを備えた半導体装置の入力回路において
、前記チャネルストッパ層を途中分断して離間させ、そ
の離間したチャネルストッパ層間に絶縁膜を介して導電
層を設けたものである。

（作用） 本発明によれば、以上のように半導体装置の入力回路を
構成したので、途中分断により離間されたチャネルスト
ッパ層は、自らのＮ＋形拡散層の抵抗に半導体基板或は
エピタキシャル１−の抵抗を加えるようにΩく。また、
前記離間されたチャネルストッパ層間に絶縁膜を介して
設けられた導電層は、第２の端子の電圧レベルに保たれ
ることによって、分断されたチャネルストッパ層間を補
い、寄生ＭＯ８の発生を防止する働きをする。

これらの働きにより、負のサージ電圧に対しても十分な
静電耐圧効果が得られ、しかも寄生ＭＯ３の発生が防止
される。したがって、前記課題を解決することができる
。

（実施例） 第１図は本発明の実施例を示す半導体装置の入力回路の
平面図であり、第４図は第１図の入力回路の等価回路で
ある。

第１図において、例えばＮ−形半導体基板１１上にはＡ
、ｌｌ等から成る入力端子１２が形成されており、入力
端子１２は１形拡散Ｍ１３の端部に接続されている。Ｐ
＋形拡散層１３の他の端部はＡρ配線層１４に接続され
ている。ＡＮ配線層１４は、第１の端子として図示しな
い例えばＣ−ＭＯＳのゲート電極Ｇに接続されている。

前記酎形拡散層１３の周囲には、Ｎ＋形拡散層から成る
チャネルストッパ層１５が形成されている。チャネルス
トッパ層１５は矩形枠状を成すものであるが、そのほぼ
中央部において分断され、離間状態に配置されている。

分断されたチャネルストッパ層１５の両端部を含む隔間
箇所には、絶縁膜を介して導電層１６が形成されている
。絶縁膜は酸化シリコン（Ｓｉ０２＞等から成り、導電
層１６はＡ、Ｉ！等から成るものである。

前記導電層１６は、チャネルストッパ層１５に接続され
たＡ、ｌ！配線層１７に接続されている。

ＡＮ配線層１７は第２の端子である電源電圧端子■ＤＯ
に接続されており、したがって導電層］６は電源電圧端
子■、ｏと同一の電圧レベルにある。また、チャネルス
トッパ層１５は、交差箇所ＢにおいてＳ　ｉ　Ｏ２等の
薄い絶縁膜を介して入力端子１２と交差している。

以上のように構成された入力回路は、第４図の等価回銘
で表わされる。

抵抗Ｒ３はピル拡散層１３の抵抗であり、ダイオードＤ
２はＰ″形拡散層１３とＮ−形半導体基板１１によって
形成される。寄生ダイオードである。抵抗Ｒ４は、チャ
ネルストッパ層１５におけるＮ　膨拡散層の抵抗とＮ−
形半導体基板１１の抵抗とを加えたものである。また、
容量Ｃ２は入力端子１２とチャネルストッパ層１５間に
形成される容量である。

ここで、正のサージ電圧が印加された場合、サージ電荷
は入力端子１２からダイオードＤ２を通して電源電圧端
子■ＤＩ）に抜ける。したがって、ゲート電極Ｇ側が保
護される。一方、負のサージ電圧が印加された場合は、
サージ電荷は電源電圧端子■ＤＤから逆バイアスされた
ダイオードＤ２を通って入力端子１２へ抜けて行く。こ
のとき、ダイオードＤ２が逆バイアスされているため、
サージ電荷は瞬間的に電源電圧端子ＶＤＤから抵抗Ｒ４
及び容１１Ｃ２を経て入力端子１２に抜ける。

その際、本実施例ではチャネルストッパ層１５が分断さ
れているため、Ｎ”形半導体基板１１の抵抗とチャイ・
ルストツパ層１５の抵抗が直列に接続されて作用し、非
常に大きな抵抗値となる。このため、入力端子１２とチ
ャネルストッパ層１５間に形成された薄い絶縁膜が絶縁
破壊に到るおそれはない。したがって、負のサージ電圧
に対しても確実な静電耐圧効果を得ることができる。

また、チャネルストッパ層１５は分断されているため、
そのままではチャネルストッパとしての働きが失われて
しまう。しかし、分断された箇所を電源電圧端子■Ｄｏ
と同じ電圧レベルの導電層１６で被っているので、Ｐ＋
形抵拡散層１３間おける寄生ＭＯ３の発生を防止するこ
とができる。

なお、本発明は図示の実施例に限定されず、種々の変形
が可能であり、例えば次のような変形例が挙げられる。

（１）　第１図では、Ｎ−形半導体基板１１上に入力回
路を形成するものとしたが、他の基板」二に入力回路が
形成された場合にあっても、本発明を適用することがで
きる。例えば、Ｎ−形エピタキシャル層上に入力回路を
形成してもよいし、他の極性の基板上に形成してもよい
。

（２）　第１図では、Ｐ＋形拡散層１３及び１形拡散層
から成るチャネルストッパ層１５を用いるものとしたが
、これらの極性を変えてもよい。

（３）　Ｐ　膨拡散層１３やチャイ・ルスＩ・ツバ層１
５の形状は図示のものに限らず、半導体装置の用途等に
応じて種々の形状に変形可能である。また、チャネルス
トッパ層１５の分断箇所や導電層１６の形状も変形する
ことができる。

（４）　本発明はＣ−ＭＯＳの入力回路のみならず、例
えばＢｉ−ＣＭＯ３のように他の形式の半導体装置の入
力回路にも適用可能である。

（発明の効果） 以上詳細に説明したよう本発明によれば、チャイ・ルス
トッパ層を途中分断して離間させたので、チャネルスト
ッパ層における第２の端子取出し箇所から入力端子の交
差箇所に到る間の抵抗を大幅に増大させることができる
。それ故、負のサージ電圧が作用しても絶縁破壊を確実
に防止することができる。

また、前記に間したチャネルストッパ層間に絶縁膜を介
して導電層を設けたことにより、拡散層間における寄生
ＭＯ８の発生を確実に防止することができる。

したがって、負のサージ電圧に対する静電耐圧効果を大
幅に向上させ、しかも寄生ＭＯ８の発生を防止できる極
めて信頼性の高い入力回路が得られるという効果がある
。

【図面の簡単な説明】

第１図は本発明の実施例を示す半導体装置の入力回路の
平面図、第２図は従来の半導体装置の入力回路の平面図
、第３図は第２図の入力回路の等価回路図、及び第４図
は第１図の入力回路の等価回路図である。 １２・・・・・・入力端子、１３・・・・・・Ｐ　膨拡
散層、１４．１７・・・・・・ＡＩ配線層、１５・・・
・・・チャネルストッパ層、１６・・・・・・導電層、
Ｇ・・・・・・ゲート電極、■　　・・・電源電圧端子
。 ００”’

Claims (1)

1. 【特許請求の範囲】 入力端子と第１の端子の間に設けられた静電耐圧向上用
   の拡散層と、前記拡散層の周囲に設けられ第２の端子に
   接続されたチャネルストッパ層とを備えた半導体装置の
   入力回路において、 前記チャネルストッパ層を途中分断して離間させ、その
   離間したチャネルストッパ層間に絶縁膜を介して導電層
   を設けたことを特徴とする半導体装置の入力回路。