JPH0274990A - マトリクス表示装置のデータドライバ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 液晶、ＥＬ等の表示媒体を直交配置したデータバスとス
キャンバスとの間に介在して設けたマトリクス表示パネ
ルに、データ電圧を印加する為のマトリクス表示装置の
データドライバに関し一順次サンプリングと同時サンプ
リングとの何れの構成にも適用できるデータドライバを
提供することを目的とし、 データバスとスキャンバスとを直交して配置したマトリ
クス表示パネルの前記データバスにデータ電圧を印加す
るマトリクス表示装置のデータドライバに於いて、シフ
トクロック信号に従ってシフトデータを順次シフトする
シフトレジスタと、前記データバス対応に表示データを
サンプリングして前記データ電圧を出力するサンプルホ
ールド回路と、前記シフトレジスタの出力信号と制御信
号とにより前記サンプルホールド回路に於けるサンプリ
ングタイミングを選択するタイミング選択回路を設けて
構成した。

〔産業上の利用分野〕

本発明は、液晶、ＥＬ等の表示媒体を直交配置したデー
タバスとスキャンバスとの間に介在して設けたマトリク
ス表示パネルに、データ電圧を印加する為のマトリクス
表示装置のデータドライバに関するものである。

現在、市販されている小型液晶カラーテレビ受像機に於
いては、直交配置したデータバスとスキャンバスとの間
に液晶を封入し、且つカラーフィルタを設けたマトリク
ス表示パネルが使用されている。このようなマトリクス
表示パネルは、表示容量の増大と大型化とが期待されて
おり、又コンピュータの表示端末装置としての適用も考
えられている。従って、各種の用途に対して表示品質を
確保できるデータドライバが必要となる。

〔従来の技術〕

ＮＴＳＣ規格によるビデオ信号は、例えば、第１゛１図
に示すように、輝度信号と色差信号と同期信号とが複合
された信号であり、このビデオ信号を分離、復調すると
、例えば、第１２図に示すような同期信号ＳＹＮと、Ｒ
（赤）、Ｇ（緑）、Ｂ（青）の輝度信号とに分離される
。又Ｒ＋Ｇ＋Ｂで示すように、同時にＲ，Ｇ、Ｂ信号が
得られた時は、白色を示すものとなる。コンピュータ等
から出力されるビデオ信号は、通常は第１２図に示すよ
うに、同期信号ＳＹＮとＲ，Ｇ、Ｂ信号とからなるもの
である。

液晶表示パネルのようなマトリクス表示パネルを用いた
場合は、同期信号ＳＹＮに従ってスキャンバスを順次走
査し、１走査期間内のＲ，Ｇ、Ｂ信号をサンプルホール
ドしたデータ電圧をデータバスに印加するもので、第１
３図はデータ電圧を出力する為の従来例のデータドライ
バの要部ブロック図を示す。同図に於いて、７１−１〜
７１−ｎはサンプリングスイッチ、７２−２〜７２−ｎ
はホールド用のコンデンサ、７４はシフトレジスタ、７
５はサンプルホールド回路、７６はレベルコンバータ、
７７はアナログバッファ回路、７８−１〜７８−ｎはバ
ッファ回路、５Ｌ−３ｎはシフトレジスタ７４の出力信
号、Ｑ１〜Ｑｎはマトリクス表示パネルのデータバスに
接続される出力端子、ＳＩはシフトデータ、ＣＬＫはシ
フトクロック信号、ＯＥはエネーブル信号、Ｖｌｌｌｌ
はｏ■等の電源の電圧である。

シフトレジスタ７４はシフトデータＳｌをシフトクロッ
ク信号ＣＬＫに従って順次シフトし、その出力信号８１
〜Ｓｎをレベルコンバータ７６を介してサンプルホード
回路７５のサンプリングタイミング信号とし、入力され
たＲ、Ｇ、Ｂ信号をサンプリングスイッチ７１−１〜７
１−ｎによりサンプリングし、コンデンサ７２−１〜７
２−ｎによりホールドし、アナログバッファ回路７７を
介して１ライン分同時に出力端子Ｑ１〜Ｑｎがら出力し
て、マトリクス表示パネルのデータバスに印加する。

第１４図ばＲ，Ｇ、Ｂ信号と、シフトレジスタ７４の出
力信号Ｓｌ、Ｓ２．３３．　　・・・との関係を示し、
シフト出力信号は順次サンプルホールド回路７５に加え
られるから、Ｒ，Ｇ、Ｂ信号は丸印の時点のレベルがサ
ンプルホールドされ、ホールド出力に従ったデータ電圧
が出力される。

〔発明が解決しようとする課題〕

データバスとスキャンバスとを直交配置した液晶表示パ
ネルやＥＬ表示パネル等のマトリクス表示パネルを備え
た表示装置を、コンピュータ等の表示端末装置として使
用する場合、表示データの１ドツトを、Ｒ，Ｇ、Ｂの３
画素に対応させることになる。その場合、第１５図のＲ
ＧＢで示す表示データを、時刻ｔｌ、ｔ２．ｔ３のシフ
ト出力信号Ｓｔ、Ｓ２．Ｓ３に従って順次Ｒ，Ｇ、Ｂ信
号をサンプルホールドし、それらをＲ，Ｇ、Ｂの３画素
に対応させて表示することになる。

しかし、表示データＲＧＢは、伝送経路の静電容量等に
より、ＲＧＢ　’で示すように波形錬りが生じるもので
あり、それによって、時刻ｔ１にＲ信号をシフト出力信
号Ｓ１に従ってサンプルホールドすると、波形錬りの部
分をサンプリングすることになるから、表示データの正
確なサンプリングができないことになる。

このような欠点を除く為には、伝送経路の静電容量を急
速に充放電できるような電流容量の大きい出力部を設け
れば良いことになるが、消費電力が増大する欠点が生じ
る。

又第１６図に示すように、同時サンプリングを行うデー
タドライバも知られている。即ち、シフトレジスタ８４
のシフト出力信号により、サンプルホールド回路８５の
３個のサンプリングスイッチを同時に動作させて、Ｒ，
Ｇ、Ｂ信号を同時にサンプルホールドし、アナログバッ
ファ回路８７を介して出力端子Ｑ１．Ｑ２．　　・・か
ら図示を省略したマトリクス表示パネルのデータバスに
データ電圧を印加するものである。

しかし、サンプルホールド回路８５に於いて、Ｒ，Ｇ、
Ｂ信号を同時にサンプリングすることが可能となって、
前述の波形錬りによる問題を解決できたとしても、表示
容量が小さい表示パネルを用いた場合には、サンプリン
グタイミング間隔が大きくなることから、表示解像度が
低下することになる。

前述のように、従来例のマトリク表示装置のデータドラ
イバは、順次サンプリングか同時サンプリングかの何れ
かの構成を有するものであり、順次サンプリング構成の
場合は、波形錬りの影響により表示品質が低下し、又同
時サンプリング構成の場合は、比較的表示容量が小さい
構成の表示パネルを用いて動画等を表示する時に、解像
度の低下が問題となる。

本発明は、順次サンプリングと同時サンプリングとの何
れの構成にも適用できるデータドライバを提供すること
を目的とするものである。

〔課題を解決するための手段〕

本発明のマトリクス表示装置のデータドライバは、第１
図を参照して説明すると、データバス１とスキャンバス
２とを直交配置したマトリクス表示パネル３のデータバ
ス１に、表示データに従ったデータ電圧を印加するデー
タドライバに於いて、シフトクロック信号に従ってシフ
トデータを順次シフトするシフトレジスタ４と、データ
バスｌ対応に表示データをサンプリングしてデータ電圧
を出力するサンプルホールド回路５と、シフトレジスタ
４の出力信号と制御信号とにより、サンプルホールド回
路５に於けるサンプリングタイミングを選択するタイミ
ング選択回路６とを設けて構成したものであり、スキャ
ンバス２には、スキャンドライバ８から順次スキャンパ
ルスが印加される。

〔作　用〕

タイミング選択回路６は、アンド回路やラッチ回路等よ
り構成することができるもので、アンド回路で構成した
場合、制御信号をハイレベルとすると、シフトレジスタ
４の出力信号がサンプルホールド回路５にサンプリング
タイミング信号として加えられ、Ｒ，Ｇ、Ｂ信号が順次
サンプリングされる。又シフトデータをシフトクロック
信号の３パルス分の長さとし、且つ制御信号を３パルス
毎に加えると、タイミング選択回路６からＲ，Ｇ、Ｂ信
号を同時にサンプリングするサンプリングタイミング信
号がサンプルホールド回路５に加えられる。従って、シ
フトデータと制御信号との選択により、順次サンプリン
グと同時サンプリングとの何れにも使用することができ
る。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第２図は本発明の一実施例の要部ブロック図であり、１
１−１〜１１−ｎはトランジスタ等により構成されたサ
ンプリングスイッチ、１２−１〜１２−ｎはホールド用
のコンデンサ、１３−１〜１３−ｎはアンド回路、１４
はシフトレジスタ、１５はサンプルホールド回路、１６
はタイミング選択回路、１７はアナログバッファ回路、
１８−１〜１８−ｎはバッファ回路である。

シフトレジスタ１４は、シフトデータＳＴをシフトクロ
ック信号ＣＬＫにより順次シフトするもので、そのシフ
ト出力信号８１〜Ｓｎがタイミング選択回路１６のアン
ド回路１３−１〜１３−ｎに加えられ、又タイミング選
択回路１６のアンド回路１３−１〜１３−ｎに制御信号
としてのイネーブル信号ＥＮが加えられる。

サンプルホールド回路１５は、タイミング選択回路１６
からシフト出力信号８１〜Ｓｎとイネーブル信号ＥＮと
に対応して出力される信号Ｓｌ’〜Ｓｎ“に従ってＲ，
Ｇ、Ｂ信号をサンプリングスイッチ１１−１〜１１−ｎ
によりサンプリングし、コンデンサ１２−１〜１２−ｎ
によりホールドし、このホールド出力信号を１ライン分
同時にバッファ回路１８−１〜１３−ｎの出力端子Ｑ１
〜Ｑｎから、図示を省略したマトリクス表示パネルの０
本のデータバスにデータ電圧として加えるものである。

第３図は順次サンプリングの場合の説明図であり、Ｓｆ
はシフトデータ、ＣＬＫはシフトクロック信号、ＲＧＢ
は表示データ、３１〜Ｓ５はシフトレジスタ１４のシフ
ト出力信号、ＥＮはイネーブル信号、Ｓｌ“〜Ｓ５°は
タイミング選択回路１６の出力信号の一例を示し、シフ
トデータＳＩはシフトクロック信号ＣＬＫに従って順次
シフトされてシフト出力信号８１〜Ｓ５となる。

又イネーブル信号ＥＮは“１”であるから、シフト出力
信号３１〜Ｓ５はそのままタイミング選択回路１６から
信号Ｓ１“〜３５’として出力される。従って、この信
号Ｓｌ’〜Ｓ５”をサンプリングタイミング信号として
サンプルホールド回路１５に於いてＲ，Ｇ、Ｂ信号を順
次サンプリングすることになる。

第４図は同時サンプリングの場合の説明図であり、第３
図と同一符号は同一名称の信号を示し、シフトデータＳ
Ｉは、シフトクロック信号ＣＬＫの３パルス分の長さと
する。従って、シフト出力信号Ｓ　Ｉ　−５６はそれぞ
れ２パルス分重なった状態となる。又イネーブル信号Ｅ
Ｎは、シフトクロック信号ＣＬＫの３パルス毎に“１”
とするもので、従って、シフト出力信号Ｓｌ、Ｓ２，３
３が同時に出力されたタイミングのイネーブル信号ＥＮ
により、タイミング選択回路１６からは、同時に信号Ｓ
Ｌ’、Ｓ２”、Ｓ３’が出力されてサンプルホールド回
路１５に加えられる。それによって、Ｒ，Ｇ、Ｂ信号を
同時にサンプリングする゛ことになる。

又次のシフト出力信号３４．Ｓ５．Ｓ６が同時に出力さ
れたタイミングでイネーブル信号ＥＮが“１”となり、
タイミング選択回路１６から同時に信号Ｓ４’、Ｓ５’
、Ｓ６’が出力されてサンプルホールド回路１５に加え
られ、Ｒ，Ｃ，、Ｂ（３号を同時にサンプリングするこ
とになる。

第５図は本発明の他の実施例の要部ブロック図であり、
２１−１〜２１−ｎはサンプリングスイッチ、２２−１
〜２２−ｎはホールド用のコンデンサ、２３−１〜２３
−ｎはラッチ回路、２４はシフトレジスタ、２５はサン
プルホールド回路、２６はタイミング選択回路、２７は
アナログバッファ回路、２８−１〜２８−ｎはバッファ
回路である。

各部の構成は、第２図に示す実施例とほぼ同様であるが
、タイミング選択回路２６はランチ回路２３−１〜２３
−ｎにより構成され、シフトレジスタ２４からのシフト
出力信号８１〜Ｓｎが、制御信号としてのラッチ信号Ｌ
Ｅによりラッチされ、その出力信号Ｓｌ”−３ｎ’がサ
ンプリングタイミング信号としてサンプルホールド回路
２５に加えられ、Ｒ，Ｇ、Ｂ信号がサンプリングスイッ
チ２１−１〜２１−ｎによりサンプリングされ、コンデ
ンサ２２−１〜２２−ｎによりホールドされ、バッファ
回路２８−１〜２８−ｎから出力端子Ｑ１〜Ｑｎにデー
タ電圧として出力されて、図示を省略したマトリクス表
示パネルの０本のデータバスに加えられる。

第６図は順次サンプリングの場合の説明図であり、第３
図及び第４図と同一符号は同一名称の信号を示し、ＬＥ
はラッチ信号である。順次サンプリングの場合は、第３
図に示す場合と同様のシフトデータＳＩがシフトクロッ
ク信号ＣＬＫに従って順次出力され、その出力信号８１
〜Ｓ５は、シフトクロック信号ＣＬＫに同期したランチ
信号ＬＥによりラッチ回路２３−１〜２３−５にラッチ
され、その出力信号３１’〜Ｓ５’は、はぼシフトレジ
スタ２４からの出力信号８１〜Ｓ５と同様のものとなり
、表示データＲＧＢを順次サンプリングすることになる
。

第７図は同時サンプリングの場合の説明図であリ、第４
図に示す場合と同様に、シフトデータＳ■は、シフトク
ロック信号ＣＬＫの３パルス分の長さを有し、シフトク
ロック信号ＣＬＫに従って順次シフトされる。ラッチ信
号ＬＥは、シフト出力信号３１．Ｓ２，３３が同時に出
力されるタイミングに加えられるから、ラッチ回路２３
−１゜２３−２．２３−３からは、３１’、Ｓ２’、３
３′に示すように同時に出力されてサンプルホールド回
路２５に加えられ、又シフト出力信号Ｓ４．３５．Ｓ６
が同時に出力されるタイミングのラッチ信号ＬＥにより
、ラッチ回路２３−４．２３−５．２３−６にシフト出
力信号Ｓ４．Ｓ５．Ｓ６がラッチされ、同時に信号Ｓ４
“、Ｓ５’、Ｓ６′が出力される。従って、表示データ
ＲＧＢを同時にサンプリングすることになる。

第８図は本発明の更に他の実施例の要部ブロック図であ
り、３１−１〜３１−ｎはサンプリングスイッチ、３２
−１〜３２−ｎはホールド用のコンデンサ、３３−１〜
３３−ｎはサンプリングスイッチ、３４はシフトレジス
タ、３５ａはサンプリング回路、３５ｂはホールド回路
、３６はタイミング選択回路、３７はアナログバッファ
回路、３８−１〜３８−ｎはバッファ回路である。

この実施例は、シフトデータＳＩをシフトクロック信号
ＣＬＫに従ってシフトレジスタ３４にシフトさせ、その
シフト出力信号をサンプリング回路３５ａに加えてＲ，
Ｇ、Ｂ信号をサンプリングし、そのサンプリング出力信
号をタイミング選択回路３６に加え、イネーブル信号或
いはラッチ信号等の制御信号Ｃ８に従ってサンプリング
スイッチ３３−１．３３−２．　　・・・を動作させ、
ホールド回路３５ｂでホールドさせるもので、制御信号
の選択よりタイミング選択回路３６は、アンド回路によ
り構成した場合と同様に動作させることができる。

第９図は順次サンプリング表示の表示装置のブロック図
であり、４０はマトリクス表示パネル、４１はデータバ
ス、４２はスキャンバス、４３はトランジスタ等のスイ
ッチング素子、４４はデータバスとスキャンバスとの交
点に液晶等を封入した表示素子、４５はビデオ信号から
同期信号を分離する同期分離回路、４６は色差信号トラ
ップ、４７はバッファ増幅器、４８はタイミング制御回
路、４９はスキャンドライバ、５０−１〜５０−３はデ
ータドライバである。

データドライバ５０−１〜５０−３は、それぞれ第２図
、第６図又は第８図に示す構成を有し、。

又マトリクス表示パネル４０は、例えば、白黒表示のア
クティブマトリクス型液晶表示パネルで、２４３Ｘ３４
０の表示容量を有する場合、データドライバ５０−１〜
５０−３は、それぞれマトリクス表示パネル４０のデー
タバス４１を８１本分担することになる。データドライ
バ５０−１のシフトレジスタの最終段のシフト出力信号
が、次のデータドライバ５０−２のシフトレジスタのシ
フトデータＳＩとして加えられ、このデータドライバ５
０−２のシフトレジスタの最終段のシフト出力信号が、
次のデータドライバ５０−３のシフトレジスタのシフト
データＳｌとして加えられる。

ビデオ信号は同期分離回路４５により同期信号ＳＹＮが
分離され、色差信号トラップ４６に於いて、３゜５８Ｍ
Ｈｚのトラップにより色信号を抜き取って白黒の輝度信
号とし、バッファ増幅器４７を介してデータドライバ５
０−１〜５ｏ−３に表示データとして加える。この場合
、前述の各実施例に於いて分離して示すＲ，Ｇ、Ｂ信号
を、複合した状態とするものである。

又タイミング制御回路４８は、ビデオ信号から分離した
同期信号ＳＹＮを基に、シフトクロック信号ＣＬＫと、
制御信号Ｃ３（イネーブル信号又はラッチ信号）と、シ
フトデータＳ■と、スキャンデータＳＤと、スキャンク
ロフタ信号ＳＣＮとを出力する。この場合のシフトデー
タＳＩは、第３図又は第６図に示すシフトデータＳＩと
し、又制御信号Ｃ３は、データドライバ５０−１〜５０
−３のタイミング選択回路をアンド回路により構成した
場合は第３図に示すイネーブル信号ＥＮとし、又ラッチ
回路により構成した場合は第６図に示すラッチ信号ＬＥ
とするものである。

又スキャンドライバ４９は、スキャンクロック信号ＳＣ
Ｎに従ってスキャンバス４２に順次スキャンパルスを印
加し、それに同期して、データドライバ５０−１〜５０
−３から１ライン分のデータ電圧をデータバス４１に印
加するもので、このデータ電圧は、前述のように、表示
データを順次サンプリングして得られたものとなる。

比較的表示容量が小さく、且つ白黒表示の場合に、テレ
ビ信号のＲ，Ｇ、Ｂ信号を同時にサンプリングすると、
解像度が順次サンプリングの場合に比較して１／３に低
下する。従って、前述のように、順次サンプリングを行
うことになる゛。

第１０図は同時サンプリング表示の表示装置のブロック
図であり、５１はバッファ増幅器、５２はタイミング制
御回路、６０はマトリクス表示パネル、６１はデータバ
ス、６２はスキャンバス、６３はトランジスタ等のスイ
ッチング素子、６４は表示素子であり、スキャンドライ
バ４９及びデータドライバ５０−１〜５０−３は、第９
図の同一符号のスキャンドライバ及びデータドライバと
同一構成を有するものである。

マトリクス表示パネル６０は、例えば、３２０Ｘ２００
Ｘ３の表示容量を有し、Ｒ，Ｇ、Ｂの画素（表示素子６
４）をストライブ状に配置した場合に於いて、データド
ライバ５０−１〜５０−３は、それぞれ３２０本のデー
タバス６１を分担してデータ電圧を印加することになる
。又データドライバ５０−１〜５０−３のシフトレジス
タは、第９図に示す場合と同様に順次直列に接続され、
シフトデータＳＩがシフトされる。

コンピュータ等からのＲ，Ｇ、Ｂ信号は、バッファ増幅
器５１を介してデータドライバ５０−１〜５０−３に加
えられ、又同期信号ＳＹＮはタイミング制御回路５２に
加えられて、シフトデータＳｌと、シフトクロック信号
ＣＬＫと、制御信号Ｃ８と、スキャンデータＳＤと、ス
キャンクロツタ信号ＳＣＮとが出力される。

シフトデータＳｌは、第４図又は第７図に示すように、
シフトクロック信号ＣＬＫの３パルス分の長さを有し、
又制御信号Ｃ８は、データドライバ５０−１〜５０−３
のタイミング選択回路の構成に対応し、アンド回路によ
り構成されている場合は、第４図のＥＮ、ラッチ回路に
より構成されている場合には、第７図のＬＥにそれぞれ
示すものとなる。従って、Ｒ，Ｇ、Ｂ信号は、同時にサ
ンプリングされて、Ｒ，Ｇ、Ｂ画素を構成する３本のデ
ータバス対応の表示データがホールドされることになり
、１ライン分の表示データのサンプルホールドによるデ
ータ電圧が、スキャンドライバ４９からのスキャンパル
スに同期してデータバス６１に印加され、線順次走査に
よるカラー表示が行われる。

マトリクス表示パネル６０の表示容量が、第９図に示す
マトリクス表示パネル４０に比較して大きいことにより
、クロック信号周波数を高くする必要が生じる。それに
よって、表示データの波形錬りが問題となるが、前述の
ようにＲ，Ｇ、Ｂ信号を同時にサンプリングすることに
より、表示品質の低下を防止することができる。

〔発明の効果〕

以上説明したように、本発明は、シフトレジスタ４の出
力信号と、イネーブル信号ＥＮ又はラッチ信号ＬＥ等の
制御信号Ｃ３とにより、サンプルホールド回路５に於け
るサンプリングタイミングを選択するタイミング選択回
路６を設けたことにより、マトリクス表示パネル３の表
示容量が小さい時は、順次サンプリングにより表示デー
タをサンプリングし、表示容量が大きい時は、Ｒ，Ｇ。

Ｂ信号の同時サンプリングにより表示データをサンプリ
ングすることができる利点がある。

又タイミング選択回路６はアンド回路等の簡単な回路構
成で実現できるから、このタイミング選択回路６を含め
て集積回路化を容易に行うことができ、表示容量に対応
して、第９図又は第１０図に示すように、集積回路化し
たデータドライバを複数個設ければ良いことになる。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の一実施
例の要部ブロック図、第３図は本発明の一実施例の順次
サンプリングの説明図、第４図は本発明の一実施例の同
時サンプリングの説明図、第５図は本発明の他の実施例
の要部ブロック図、第６図は本発明の他の実施例の順次
サンプリングの説明図、第７図は本発明の他の実施例の
同時サンプリングの説明図、第８図は本発明の更に他の
実施例の要部ブロック図、第９図は順次サンプリング表
示の表示装置のブロック図、第１０図は同時サンプリン
グ表示の表示装置のブロック図、第１１図はビデオ信号
の説明図、第１２図はＲＧＢ信号の説明図、第１３図は
従来例のデータドライバの要部ブロック図、第１４図は
従来例の動作説明図、第１５図は順次サンプリングの説
明図、第１６図は従来例の同時サンプリングの要部ブロ
ック図である。 ■はデータバス、２はスキャンバス、３はマトリクス表
示パネル、４はシフトレジスタ、５はサンプルホールド
回路、６はタイミング選択回路、７はアナログバッファ
回路、８はスキャンドライバである。 本発明の原理説明図 第１図 本発明の一実施例の要部ブロック図 第２図 Ｓ！ 本発明の一実施例の順次サンプリングの説明図第３図 本究明の一実施例の同時サンプリングの説明図本究明の
他の実施例の要部ブロック図 第５図 ｔ 本究明の他の実施例の順次サンプリングの説明図第６図 ｔ 本究明の他の実施例の同時サンプリングの説明図第７図 本発明の更に他の実施例の要部ブロック図第８図 匡０山 ビデオ信号の説明図 第１１図 ＲＧＢ信号の説明図 第１２図 従来例のテ―タドライバの要部ブロック図第１３図 従来例の動作説明図 第１４図

Claims (1)

1. 【特許請求の範囲】 データバス（１）とスキャンバス（２）とを直交して配
   置したマトリクス表示パネル（３）の前記データバス（
   １）にデータ電圧を印加するマトリクス表示装置のデー
   タドライバに於いて、シフトクロック信号に従ってシフ
   トデータを順次シフトするシフトレジスタ（４）と、 前記データバス（１）対応に表示データをサンプリング
   して前記データ電圧を出力するサンプルホールド回路（
   ５）と、 前記シフトレジスタ（４）の出力信号と制御信号とによ
   り前記サンプルホールド回路（５）に於けるサンプリン
   グタイミングを選択するタイミング選択回路（６）とを
   設けた ことを特徴とするマトリクス表示装置のデータドライバ
   。