JPH0270135A - 多重分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は高速データを複数の低速データに分離する多
重分離回路に関する。

「従来の技術」 従来の多重分離回路を第５図に示す。データ入力端子１
１からの高速データはＤ形フリップフロップ１２のデー
タ端子りへ供給され、Ｄ形フリップフロップ１２の出力
端子ＱはＤ形フリップフロップ１３のデータ端子りに接
続される。データ入力端子１１の高速データと同一速度
のクロック信号がクロック入力端子１４へ供給され、ク
ロック入力端子１４のクロック信号はインバータ１５を
通じてＤ形フリップフロップ１２，１３のクロック端子
Ｃへ供給され、Ｄ形フリップフロップ１２１３は２段の
シフトレジスタを構成している。

クロック入力端子１４のクロック信号はゲート１６を通
じて２分の１分周器１７へ供給され、分周器１７の出力
はＤ形フリップフロップ１８．１９のクロック端子Ｃへ
供給される。Ｄ形フリップフロップ１２の出力端子Ｑは
Ｄ形フリップフロップ１８のデータ端子りに接続され、
Ｄ形フリップフロップ１３の出力端子ＱはＤ形フリップ
フロップ１９のデータ端子りに接続される。Ｄ形フリッ
プフロップ１８の出力端子Ｑはデータ出力端子２１に接
続され、Ｄ形フリップフロップ１９の出力端子Ｑはデー
タ出力端子２２に接続される。

端子２３からの同期命令信号はＤ形フリップフロンプ２
４のデータ端子りへ供給され、Ｄ形フリツブフロップ２
４の出力端子ＱはＤ形フリ・７プフロツプ２５のデータ
端子りに接続され、Ｄ形フリップフロップ２４．２５の
クロック端子Ｃへ端子１４のクロック信号が供給される
。Ｄ形フリップフロップ２４の出力端子Ｑの出力と、Ｄ
形フリ、ツブフロップ２５の出力端子Ｑの出力とがナン
ド回路２６へ供給され、ナンド回路２６の出力はゲー）
１６へ制御信号として供給される。

クロック入力端子１４に第６図Ａに示すクロ・ンク信号
が供給され、データ入力端子１１に第６図Ｂに示す高速
データが供給され、端子２３に第６図Ｃに示す同期命令
信号が供給される。同期命令信号はＤ形フリップフロッ
プ２４でクロック信号と同期させられ、その出力は第６
図りに示すようになり、Ｄ形フリップフロップ２５で１
クロ・ンク遅らされて、その出力は第６図已に示すよう
になる。従ってナンド回路２６から第６図Ｆに示すよう
にクロック信号に同期した１周期の負パルスが得られ、
これによりゲート１６において第６図Ｇに示すように１
クロツク除去されたクロック信号が得られる。このクロ
ック信号は分周器１７で２分の１に分周され、第６図Ｈ
に示す出力となる。

一方り形フリップフロップ１２．１３の各出力端子Ｑの
出力は第６図Ｉ、　　Ｊにそれぞれ示すようにクロック
信号と同期し、１クロック位相がずれたデータとなる。

これらデータは分周器１７の出力でＤ形フリップフロッ
プ１８．１９にそれぞれ取込まれ、それら出力は第６図
に、Ｌに示すように低速データとなる。

データ入力端子１１から入力された高速データはデータ
出力端子２１．２２に交互に分離され、低速データとな
り、同期命令信号が入力されるごとにデータ出力端子２
１．２２に出力される低速データの位相が入れかえられ
る。

「発明が解決しようとする課題」 第５図に示した従来のものにおいてはゲート１６でクロ
ック信号を制御しているため、ゲーＩ〜１６として高速
度で動作するものを必要とする欠点があった。

「課題を解決するための手段」 この発明によれば到来高速データと同速度のクロック信
号が分周器で分周され、その分周器の出力により到来高
速データが複数の低速データに速度変換部で変換され、
同期命令信号によって速度変換部へ供給する分周器の出
力の位相が切替回路で切替えられる。

「実施例」 第１図はこの発明の実施例を示し、第５図と対応する部
分には同一符号を付けである。Ｄ形フリップフロップ１
２，１３．１８．１９は高速データを複数の低速データ
に変換する速度変換部３１を構成している。クロック入
力端子１４のクロック信号は分周器１７へ直接供給され
る。分周器１７はトグル形フリップフロップで構成され
、その出力端子Ｑ、　Ｑから位相が互いに反転された出
力が得られ、これらは切替回路３２のゲー１−３３．３
４へ供給される。ゲート３３．３４の出力はオア回路３
５を通じて切替回路３２の出力としてＤ形フリップフロ
ップ１８．１９のクロック端子Ｃへ供給される。同期命
令信号が入力されるごとに切替回路３２から速度変換部
３１へ供給される分周器１７の出力の位相が切替えられ
る。つまり端子２３の同期命令信号は［グル形フリップ
フロップ３６へ供給され、トグル形フリップフロップ３
６の出力端子Ｑ、　Ｑの出力はゲート３３．３４へそれ
ぞれ供給される。

クロック入力端子１４に第２図Ａに示すクロック信号が
供給され、データ入力端子１１に第２図Ｂに示す高速デ
ータが供給され、端子２３に第２図Ｃに示す同期命令信
号が供給される。同期命令信号が到来する前にはおいて
はトグル形フリップフロップ３６の出力端子Ｑが高レベ
ルでゲート３４が開となり、分周器１７の出力端子Ｑの
出力が切替回路３２より出力される。この出力の立上り
により、Ｄ形フリップフロップ１２．１３の出力（第２
図Ｇ、Ｈ）がＤ形フリンプフロップ１８１９にそれぞれ
取込まれ、第２図Ｔ、Ｊに示す出力が得られる。

第２図Ｃに示すように同期命令信号が到来すると、第２
図りに示すようにトグル形フリソプフロツブ３６の出力
端子Ｑが高レベル、出力端子Ｑが低レベルとなり、ゲー
ト３３が開らかれ、ゲート３４が閉じて分周器１７の出
力端子Ｑの出力（第２図Ｅ）が、切替回路３２の出力と
して第２図Ｆに示すように出力される。従って、Ｄ形フ
リップフロップ１８．１９へのデータの取込み位相が１
クロツクずれ、データ出力端子２１．２２に出力される
低速データが第２図１．Ｊに示すように切替わる。

切替回路３２での切替えをクロック信号に同期して行わ
せることもできる。例えば第３図に示すようにトグル形
フリップフロップ３６の出力端子ＱがＤ形フリップフロ
ップ３７のデータ端子りに接続され、Ｄ形フリップフロ
ップ３７の出力端子ＱがＤ形フリップフロップ３８のデ
ータ端子りに接続され、Ｄ形フリップフロップ３７３８
のクロック端子Ｃへ分周器１７の出力端子Ｑ、　　Ｑの
各出力がそれぞれ供給される。Ｄ形フリップフロップ３
７の出力端子Ｑの出力及びＤ形フリップフロップ３８の
出力端子Ｑの出力がアンド回路３９へ供給される。アド
レス回路３９の正転出力及び反転出力が切替回路３２の
ゲート３３．３４へそれぞれ供給される。

上述では高速データを２つの低速データに分離したが、
分離数は２に限らない。例えば４つの低速データに分離
するには第４図に示すように構成すればよい。クロンク
入力端子１４よりのクロック信号は分周器４１により４
分の１に分周されると共に４相のクロック信号とされる
。端子２３からの同期命令信号は縦続接続されたトグル
形フリップフロップ３Ｇ、４２へ供給され、その出力が
切替回路３２へ供給され、同期命令信号が人力されるご
とに分周器４１の４相出力の各１つの相が順次取出され
、その取出されたクロックが速度変換部３１へ供給され
る。速度変換部３１では入力された高速データは４つの
低速データに分離される。

「発明の効果」 以上述べたようにこの発明によれば同期命令信号ごとに
、クロック信号を分周した出力の位相が切替回路３２で
切替えられるものであり、切替回路３２を低速で動作す
る素子で構成することができる。

【図面の簡単な説明】

第１図ばこの発明の実施例を示す論理回路図、第２図は
第１図の動作例を示すタイムチャート、第３図はこの発
明の他の実施例を示す論理回路図、第４図はこの発明の
更に他の実施例を示す論理回路図、第５図は従来の多重
分離回路を示す論理回路図、第６図は第５図の動作を示
すタイムチャートである。 十　６　図

Claims (1)

【特許請求の範囲】
1. （１）到来高速データと同速度のクロック信号を分周す
   る分周器と、 その分周器の出力で上記到来高速データを複数の低速デ
   ータに変換する速度変換部と、 同期命令信号によって上記速度変換部へ供給する上記分
   周器の出力の位相を切替える切替回路とを具備する多重
   分離回路。