JPH0268620A - 半導体ディスク制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体ディスク装置に関し、特に半導体ディス
ク装置に送出するメモリアドレスの算出手段に関する。

〔従来の技術〕

従来、この種の半導体ディスク制御装置は、入出力制御
装置（以下、ＩＯＣと称す）から、シリンダアドレス（
以下、ＣＣと称す）、ヘッドアドレス（以下、ＨＨと称
す）及びレコード番号（以下、Ｒと称す）を受け取ると
、半導体ディスク制御装置内のマイクロプログラムで動
作するプロセッサ部が、まずＣＣ，ＨＨを基に演算を行
ない、そのトラックの始点を求め、その始点から順にレ
コードを読み出し、データ長分だけアドレスを増加して
行き、求めるレコードのアドレスを算出する方法もしく
は、トラックの先頭近辺にカウント部のみ集めているフ
ォーマット形式になっている場合は、トラックの始点よ
りレコード分だけアドレスを増加させて算出していた。

〔発明が解決しようとする課題〕

上述した従来の半導体ディスク装置は、半導体ディスク
装置に送出するメモリアドレスを、プロセッサ部がマイ
クロプログラムによる演算で求めているので、処理時間
が多くかかつてしまい、半導体ディスク装置へのアクセ
スタイムが遅くなってしまうという欠点がある。

〔課題を解決するための手段〕 本発明の半導体ディスク制御装置の構成は、マイクロプ
ログラムで動作するプロセッサ部を内蔵し、入出力制御
装置からシリンダアドレス、ヘッドアドレス、及びレコ
ード番号を受け取り、それらのシリンダアドレス、ヘッ
ドアドレス及びレコード番号の値から半導体ディスク装
置にアクセスするメモリアドレスを求めて該メモリアド
レスを前記半導体ディスク装置に送出する半導体ディス
ク制御装置において、前記マイクロプログラムで動作す
るプロセッサ部と、該プロセッサ部により前記入出力制
御装置から受け取ったシリンダアドレスがセットされる
シリンダアドレスレジスタと、前記プロセッサ部により
前記入出力制御装置から受け取ったヘッドアドレスがセ
ットされるヘッドアドレスレジスタと、前記プロセッサ
部により前記入出力制御装置から受け取ったレコード番
号がセットされるレコード番号レジスタと、前記シリン
ダアドレスレジスタ及びヘッドアドレスレジスタの出力
をアドレスとして入力し、アクセスしようとするシリン
ダヘッドのトラックの始点のメモリアドレスをデータと
して出力するトラック始点メモリと、該トラック始点メ
モリの出力するトラックの始点のメモリアドレス及び前
記レコード番号レジスタの出力を入力して演算を行い、
前記半導体ディスク装置に対してアクセスすべきレコー
ドも含めたメモリアドレスを禁止する演算器と、該演算
器の出力を前記半導体ディスク装置に送出する手段とを
含んで構成されることを特徴とする。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例のブロック図、第２図は本実
施例で使用するディスクのレコードのフォーマットを示
す図である。

第１図で、９は半導体ディスク制御装置、１はシリンダ
アドレスレジスタ（ＣＣレジスタ）、２はヘッドアドレ
スレジスタ（ＨＨレジスタ）、３はレコード番号レジス
タ（Ｒレジスタ）、４はトラック始点メモリ、５は演算
器、６はバスアウトレジスタ、７は選択回路、８はマイ
クロプログラムで動作するプロセッサ部であり、１０の
半導体ディスク装置（ＥＤＵ）及び１１の入出力制御装
置（ＩＯＣ）と接続されている。

ＣＣレジスタ１．ＨＨレジスタ２及びＲレジスタ３は、
プロセッサ６がＩＯＣインタフェース信号群１０１によ
りＩＯＣから受け取ったＣＣ，ＨＨ，Ｒをそれぞれ格納
するレジスタで、データバス５８にデータをのせ、それ
ぞれＣＣセット信号６２、ＨＨ上セツト号６１．Ｒセッ
ト信号６０にてセットされる。

トラック始点メモリ４は、ＣＣ，ＨＨに対応したシリン
ダートラックの始点のアドレスが格納されており、ＣＣ
レジスタ１及びＨＨレジスタ２の出力信号５１．５２を
入力し、アクセスしようとするシリンダートラックのト
ラック始点アドレス５４を出力する読出専用メモリであ
る。

演算器５は、トラック始点アドレス５４ど、Ｒレジスタ
出力信号５３に定数Ａをかけた値に定数Ｂを加えた値と
の和を求め、ＥＤＵＩＯに対するアクセスすべきアドレ
スを出力する。

ここで、定数Ａはカウン１〜部のバイト数、定数Ｂはト
ラックの始点から最初のレコードのカウント部のバイト
数を示し、この時のディスクレコードのフォーマットを
第２図に示す。

選択回路７は、ＥＤＵＩＯに対して送出するＥＤＵイン
タフェース信号中のバスアウト信号５７の出力を選択す
るための回路で、そのＥＤＵＩＯとのインタフェース信
号によりアドレスをＥＣＵｌｏに送るコマンド時以外で
は、プロセッサ部８からのセレクト信号６３によりバス
アウトレジスタ６の出力がセレクトされ、アドレスをＥ
ＤＵｌｏに送るコマンドではセレクト信号６３により演
算器５の出力がセレクトされてバスアウト信号５７に出
力される。

バスアウトレジスタ６は、データバス５８にデータがの
せられ、プロセッサ部からのバスアウトレジスタセット
信号５つによりデータがセットされる。

次に、動作について説明する。

プロセッサ８は■○ＣからＣＣ，ＨＨ，Ｒのデータを受
け取ると、ＣＣレジスタｌにＣＣを、ＨＨレジスタ２に
ＨＨを、Ｒレジスタ３にＲをそれぞれセットする。する
と、ＣＣレジスタ１及びＨＨレジスタ２の出力がトラッ
ク始点メモリ４に入力され、そのトラックのアドレスの
始点が求められ、Ｒレジスタ３の値が演算器５により積
加算されてアドレス５５が求められ、そして、プロセッ
サ８の指示によりＥＤＵヘアドレス送出のコマンドが選
択回路７を介して発行されると、ＥＤＵ　１０にアドレ
スが送出される。又、アドレス以外のデータをＥＤＵＩ
Ｏへ送出する場合は、バスアドレスレジスタ６にデータ
をセットしてコマンドを発行する。

〔発明の効果〕

以上説明したように本発明は、続出専用メモリ及び演算
器を用いたハードウェアでアドレス計算を行うことによ
り、プロセッサの負荷を大幅に軽減できるので、半導体
ディスク制御装置の性能が大幅に向上するという効果が
得られる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本実
施例で用いたディスクレコードのフォーマットを示す図
である。 １・・・シリンダアドレスレジスタ、２・・・ヘッドア
ドレスレジスタ、３・・・レコード番号レジスタ、４・
・・トラック始点メモリ、５・・・演算器、６・・・バ
スアウトレジスタ、７・・・選択回路、８・・・プロセ
ッサ部、９・・・半導体ディスク制御装置、１０・・・
半導体ディスク装置、１１・・・入出力制御装置、５１
・・・シリンダアドレスレジスタ出力信号、５２・・・
ヘッドアドレスレジスタ出力信号、５３・・・レコード
番号レジスタ出力信号、５４・・・トラックの始点アド
レス、５５・・・半導体ディスク制御装置アクセスアド
レス、５６・・・バスアウトレジスタ出力信号、５７・
・・バスアウト信号、５８・・・データバス、５９・・
・バスアウトレジスタセット信号、６０・・・レコード
番号レジスタセット信号、６１・・・ヘッドアドレスレ
ジスタセット信号、６２・・・シリンダアドレスレジス
タセット信号、６３・・・セレクト信号、６４・・・入
出力制御装置インタフェース信号。

Claims (1)

【特許請求の範囲】
1. マイクロプログラムで動作するプロセッサ部を内蔵し、
   入出力制御装置からシリンダアドレス、ヘッドアドレス
   、及びレコード番号を受け取り、それらのシリンダアド
   レス、ヘッドアドレス及びレコード番号の値から半導体
   ディスク装置にアクセスするメモリアドレスを求めて該
   メモリアドレスを前記半導体ディスク装置に送出する半
   導体ディスク制御装置において、前記マイクロプログラ
   ムで動作するプロセッサ部と、該プロセッサ部により前
   記入出力制御装置から受け取ったシリンダアドレスがセ
   ットされるシリンダアドレスレジスタと、前記プロセッ
   サ部により前記入出力制御装置から受け取つたヘッドア
   ドレスがセットされるヘッドアドレスレジスタと、前記
   プロセッサ部により前記入出力制御装置から受け取った
   レコード番号がセットされるレコード番号レジスタと、
   前記シリンダアドレスレジスタ及びヘッドアドレスレジ
   スタの出力をアドレスとして入力し、アクセスしようと
   するシリンダヘッドのトラックの始点のメモリアドレス
   をデータとして出力するトラック始点メモリと、該トラ
   ック始点メモリの出力するトラックの始点のメモリアド
   レス及び前記レコード番号レジスタの出力を入力して演
   算を行い、前記半導体ディスク装置に対してアクセスす
   べきレコードも含めたメモリアドレスを禁止する演算器
   と、該演算器の出力を前記半導体ディスク装置に送出す
   る手段とを含んで構成されることを特徴とする半導体デ
   ィスク制御装置。