JPH0265411A - Ｐｌｌ回路及びコードレス電話装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、コードレス電話装置等に利用するＰＬＬ　（
Ｐｈａｓｅ　　Ｌｏｃｋｅｄ　　Ｌｏｏｐ）回路に関す
る。

従来の技術 従来、この種のＰＬＬは、第３図に示すように、周波数
切換回路１により、可変分周器７の分周比１／Ｎが設定
されると、可変分周器７は、電圧制御発振回路（以下Ｖ
ＣＯという）６からの発振周波数を１７Ｎに分周して位
相比較器３へ出力する。

位相比較器３は、この分周された発振周波数と、基準周
波数発振回路２からの基準周波数の位相を比較し、位相
誤差信号をラグリードフィルタ４に出力する。ラグリー
ドフィルタ４は、この位相誤差信号を直流電圧に変換し
てラグフィルタ５へ出力し、ラグフィルタ５は、この直
流電圧の基準周波数成分の漏れを更に取り除いた後、Ｖ
ＣＯ６とラグフィルタ５を高周波的に分離するための抵
抗Ｒ４を介して、ＶＣＯ６へ直流電圧を出力する。

ＶＣＯ６は、この直流電圧を基に前記基準周波に近づけ
るような発振周波数を、可変分周器７に出力する。した
がって、この動作を繰り返すことにより、位相をロック
するこ七−；／、ニー（：きる。

発明が解決しようとする課題 しかしながら、上記従来のＰＬＬ回路では、第２図に示
すように、減衰量ζが一定の場合、ループの自然角周波
数ωｎ（ｒａｄ）が大きくなるにつれて安定時間ｔを小
さくすることができるが、自然角周波数ωｎが大きくな
るとループの帯域幅が広くなるので、雑音の影響を受け
やすいという問題点がある。

本発明は上記問題点に鑑み、周波数が切り換えられたと
きに、安定するまでの時間を短くすることができるとと
もに雑音の影響を少なくするとと本発明は上記目的を達
成するだめＫ、周波数の切り換え時に第１、第２の抵抗
を並列に接続してループフィルタを構成し、所定の時間
経過後に一方の抵抗によりループフィルタを構成するよ
うにしたものである。

作用 本発明は上記構成により、周波数の切り換え後の所定の
時間はループフィルタの抵抗値が小さいので、安定する
までの時間を短くすることができ、所定の時間経過後は
ループフィルタの抵抗値が大きいので雑音の影響を少な
くすることができる。

実施例 第１図は、本発明に係るＰＬＬ回路の一実施例を示すブ
ロック図である。

第１図において、１ａは、周波数切換回路であり、使わ
れていない周波数や混線していない周波数に切り換えら
れたとき、その周波数に基づいた分周比］／Ｎを可変分
周器７に出力するとともに、切り換えた旨を示す信号と
トリガ回路８に出力する。

２は、位相比較器３に基準周波数を与える基準周波数発
振回路であり、位相比較器３は、この基準周波数と、可
変分周器７により分周された発振周波数の位相を比較し
、位相誤差信号をループフィルタ１０へ出力する。

ｌＯは、この誤差信号に比例した直流電圧を電圧制御発
振器（ＶＣＯ）６へ出力するだめのループフィルタであ
り、ラグリードフィルタ１１と、ラグフィルタ５と、ラ
グフィルタ５とＶＣＯ６を高周波的に分離するだめの抵
抗Ｒ４を有する。

ラグリードフィルタ１１は、一端が位相比較器３の出力
端子に接続され、他端がラグフィルタ５に接続された抵
抗Ｒ１と、この抵抗Ｒ】と並列接続されタイマ回路９に
制御されてオン／オフするスイッチＳ１及び抵抗Ｒ５と
、一端が抵抗Ｒ１の他端に接続され、他端がコンデンサ
ＣＩの一端に接続された抵抗Ｒ２と、一端が抵抗Ｒ２の
他端に接続され、他端が接地されたコンデンサＣ１によ
り構成されている。

ラグフィルタ５は、一端がラグリードフィルタ１１の抵
抗Ｒ１の他端に接続され、他端が抵抗Ｒ４の一端に接続
された抵抗Ｒ３と、一端が抵抗Ｒ３の他端に接続され、
他端が接地されたコンデンサＣ２により構成されている
。

ＶＣＯ６は、ループフィルタｌＯより入力される直流電
圧を基に前記基準周波数に近づけるような発振周波数を
可変分局器７に出力し、可変分周器７は、この発振周波
数を周波数切換回路ｌにより設定される分周比１／Ｎに
より分周し、位相比較回路３へ出力する。８は、周波数
切換回路１からの信号を基にトリガ信号を出力するトリ
ガ回路、９Ｆｉ、このトリガ信号を基に、位相がロック
されるまでの一定時間、時間をカウントし、スイッチＳ
１をオン／オフさせることにより、ループフィルタ１０
０合成抵抗を制御するタイマ回路である。

次に、上記実施例の動作について説明する。

第１図において、上記ラグリードフィルタ１１の自然角
周波数ωｎ１減衰量ζは、次式（１）、（２）で示すこ
とができ、 但し、Ｋｖ・・・電圧制御発振回路６の利得、Ｋφ・・
・位相比較器３の利得、 Ｎ　・・・可変分周器７の分周比、 Ｒ１・・・抵抗Ｒ１の抵抗値、 Ｒ２・・・抵抗Ｒ２の抵抗値、 Ｃ１・・・コンデンサＣ１の静電容量。

周波数切換回路１ａは、可変分周器７の分周比を切り換
えたときにその旨を示す信号をトリガ回路８へ出力し、
トリガ回路８は、この信号により、タイマ回路９ヘトリ
ガ信号を出力する。

タイマ回路９は、このトリガ信号によりカウントを開始
するとともにスイッチＳ１をオン状態にする。これによ
りラグリードフィルタ１１の抵抗Ｒ１と抵抗Ｒ５が並列
接続され、ラグリードフィルタ１．０の合成抵抗が小さ
くなる。

一方、可変分周器７は、周波数切換回路１ａにより設定
された分周比１／Ｈにより、ＶＣＯ６の発振周波数を１
／Ｎに分周し、位相比較器３は、基準周波数発振回路２
から出力される基準周波数と、この分周された発振周波
数の位相を比較し、位相誤差信号をラグリードフィルタ
１１に出力する、タイマ回路９により合成抵抗が小さい
ラグリードフィルタ１１は、この位相誤差信号を直流電
圧に変換し、ラグフィルタ５は、この直流電圧の基準周
波数の変換漏れを更に除去し、抵抗Ｒ４を介して、直流
電圧をＶＣＯ６へ出力する。

ＶＣＯ６は、この直流電圧を基に、基準周波数へ近づけ
るような発振周波数を可変分周器７に出力する。

したがって、ラグリードフィルタ１１の合成抵抗が小さ
いので前記式（１）、（２）よりラグリードフィルタ１
１の自然角周波数ω。と減衰量この値が大きくなり、第
２図のＰＬＬのインディシャル応答特性図により位相が
ロックされるまでの時間が速くなる。

そして、タイマ回路９は、一定時間をカウントした後、
スイッチＳ１をオフ状態にすることより、ラグリードフ
ィルタ１１の合成抵抗を大きくする。

したがって、前記式（１）、（２）よりループフィルタ
の自然角周波数ωｎ、減衰量ζが小さくなり、雑音によ
る影響を少なくすることができる。

このように、周波数切り換え後の所定の時間、ラグリー
ドフィルタ１１の合成抵抗を小さくシ、所定の時間経過
後に合成抵抗を大きくするので、インデシャル応答速度
を速め、雑音による影響を少なくできるという効果を有
する。

発明の詳細 な説明したように、本発明は、周波数の切り換え時にル
ープフィルタの抵抗値を太きくし、所定の時間経過後に
ループフィルタの抵抗値を小さくするようにしたので、
安定するまでの時間を小さくすることができ、また雑音
の影響を少なくすることができる。

【図面の簡単な説明】

第１図は、本発明に係るＰＬＬ回路の一実施例を示すブ
ロック図、第２図は、ＰＬＬ回路のインデイ／ヤル応答
特性図、第３図は、従来のＰＬＬ回路を示すブロック図
である。 １ａ・・・周波数切換回路、２・・・基準周波数発振回
路、３・・・位相比較器、５・・・ラグフィルタ、６・
・・電圧制御発振回路（ＶＣＯ）、７・・・可変分周器
、８・・・トリガ回路、９・・・タイマ回路、１０・・
・ループフィルタ、１１・・・ラグリードフィルタ、Ｒ
１，Ｒ２，Ｒ３、Ｒ４，Ｒ５・・・抵抗、ＣＩ、Ｃ２・
・・コンデンサ。

Claims (2)

【特許請求の範囲】
1. （１）ループフィルタを構成する第１、第２の抵抗と、
   周波数が切り換えられたときに前記第１、第２の抵抗を
   並列に接続し、切り換え後所定の時間経過後に前記第１
   、第２の抵抗の切り離し、一方の抵抗によりループフィ
   ルタを構成するように制御する手段とを有するＰＬＬ回
   路。
2. （２）請求項（１）に記載のＰＬＬ回路を有するコード
   レス電話装置。