JPH0263113A - 位置合わせマーク - Google Patents
位置合わせマークInfo
- Publication number
- JPH0263113A JPH0263113A JP63214447A JP21444788A JPH0263113A JP H0263113 A JPH0263113 A JP H0263113A JP 63214447 A JP63214447 A JP 63214447A JP 21444788 A JP21444788 A JP 21444788A JP H0263113 A JPH0263113 A JP H0263113A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- position measurement
- alignment mark
- pattern layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 abstract description 13
- 238000012935 Averaging Methods 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置製造のフォト工程で使われる位置
合わせマークに関する。
合わせマークに関する。
半導体装置は、半導体基板上に配置された位置合わせマ
ークを用いて、前記基板上のパターン層と、マスクとを
位置合わせした後に、前記マスク上の回路パターンを、
前記基板上に転写、形成するというフォト工程を、複数
回、繰り返して製造される。そして、前記位置合わせマ
ークは、これらのフォト工程により、回路パターンと同
時に、順次形成されてゆき、同じフォト工程で形成され
た、前記回路パターンと、位置合わせマークは、共に同
じパターン層に属される。そして、あるフォト工程での
位置合わせには、前記フォト工程以前のフォト工程を経
て形成された位置合わせマークが用いられる。
ークを用いて、前記基板上のパターン層と、マスクとを
位置合わせした後に、前記マスク上の回路パターンを、
前記基板上に転写、形成するというフォト工程を、複数
回、繰り返して製造される。そして、前記位置合わせマ
ークは、これらのフォト工程により、回路パターンと同
時に、順次形成されてゆき、同じフォト工程で形成され
た、前記回路パターンと、位置合わせマークは、共に同
じパターン層に属される。そして、あるフォト工程での
位置合わせには、前記フォト工程以前のフォト工程を経
て形成された位置合わせマークが用いられる。
ここで、従来の位置合わせマークの構造は、位置計測箇
所をill所、あるいは、第2図に示すように、複数筒
所有していた。また、それらはすべて、あるIN類のパ
ターン層から構成されていた。
所をill所、あるいは、第2図に示すように、複数筒
所有していた。また、それらはすべて、あるIN類のパ
ターン層から構成されていた。
第2図のマークを用いて位置計測する場合、第1〜第3
の位置計測箇所(21〜23)において、それぞれ位置
計測し、それらを平均化した値を、前記マークによる位
置計測としていた。これによって、例えば、前記第1の
位置計測箇所(21)にパターン不良があり、計測誤差
を生じたとしても、他の計測箇所との平均化の効果によ
り、前記誤差を最小限に抑えることができ、結果として
、複数個の位置計11F1箇所を設けることで、位置合
わせの高精度化と、安定化が可能となった。
の位置計測箇所(21〜23)において、それぞれ位置
計測し、それらを平均化した値を、前記マークによる位
置計測としていた。これによって、例えば、前記第1の
位置計測箇所(21)にパターン不良があり、計測誤差
を生じたとしても、他の計測箇所との平均化の効果によ
り、前記誤差を最小限に抑えることができ、結果として
、複数個の位置計11F1箇所を設けることで、位置合
わせの高精度化と、安定化が可能となった。
しかし、前述の従来技術では、以下なる問題点を有する
。
。
半導体装置は、前述のように、複数回のフォト工程を経
て形成され、各フォト工程で形成されたパターン層は、
それぞれ、設計ルールに従い、互いの位置関係を守りな
がら、位置合わせをされなければならない。
て形成され、各フォト工程で形成されたパターン層は、
それぞれ、設計ルールに従い、互いの位置関係を守りな
がら、位置合わせをされなければならない。
しかし、従来の位置合わせマークでは、位置計WIFi
所が、すべである1種類のパターン層から構成されてい
るために、前記マークと、同一のフォト工程で形成され
たパターン層に対しては、高精度で、しかも、安定した
位置合わせが可能であるが、前記パターン層以外の層に
対しては、直接的に、位置合わせができず、位置合わせ
精度を太き−く低下させていた。
所が、すべである1種類のパターン層から構成されてい
るために、前記マークと、同一のフォト工程で形成され
たパターン層に対しては、高精度で、しかも、安定した
位置合わせが可能であるが、前記パターン層以外の層に
対しては、直接的に、位置合わせができず、位置合わせ
精度を太き−く低下させていた。
これは、半導体装置の品質を低下させる大きな問題であ
り、また、前記位置合わせ精度の低下に伴って、設計ル
ールも緩和しなければならないことから、半導体装置の
高集積化を妨げていた。
り、また、前記位置合わせ精度の低下に伴って、設計ル
ールも緩和しなければならないことから、半導体装置の
高集積化を妨げていた。
そこで、本発明は、このような問題点を解決するもので
その目的とするところは、半導体基板上にある、複数の
パターン層の、どの層に対しても、平均的な位置に、し
かも、高精度に、マスクを位置合わせできる位置合わせ
マークをl1IBするところにある。
その目的とするところは、半導体基板上にある、複数の
パターン層の、どの層に対しても、平均的な位置に、し
かも、高精度に、マスクを位置合わせできる位置合わせ
マークをl1IBするところにある。
本発明の位置合わせマークは、半導体基板上のパターン
層と、マスクとを位置合わせするために、前記基板上に
配置された位置合わせマークにおいて、前記マークが、
複数の位置計測箇所を有し、それらが、2種類以上のパ
ターン層から構成されたことを特徴とする。
層と、マスクとを位置合わせするために、前記基板上に
配置された位置合わせマークにおいて、前記マークが、
複数の位置計測箇所を有し、それらが、2種類以上のパ
ターン層から構成されたことを特徴とする。
第1図は、本発明の実施例における位置合わせマークの
概略を示す平面図であり、前記マークは、半導体基板上
に形成され、位置計測箇所を、6I!!所有している。
概略を示す平面図であり、前記マークは、半導体基板上
に形成され、位置計測箇所を、6I!!所有している。
ここで、第1〜第3の位置計測箇所(11〜13)は、
第1のフォト工程で形成された、第1のパターン層(1
7)からなり、第4〜第6の位置計測箇所(14〜16
)は、第2のフォト工程により形成された、第2のパタ
ーン層(18)から構成されている。そして、前記位置
合わせマークは、第3のフォト工程のマスクとの位置合
わせに用いられる。ここで、前記マークを用いて、位置
計4塾1する場合、第1〜第6の位置計測箇所(11〜
16)において、それぞれ位置計測し、それらを平均化
した値を、前記マークの位置計測値とする。
第1のフォト工程で形成された、第1のパターン層(1
7)からなり、第4〜第6の位置計測箇所(14〜16
)は、第2のフォト工程により形成された、第2のパタ
ーン層(18)から構成されている。そして、前記位置
合わせマークは、第3のフォト工程のマスクとの位置合
わせに用いられる。ここで、前記マークを用いて、位置
計4塾1する場合、第1〜第6の位置計測箇所(11〜
16)において、それぞれ位置計測し、それらを平均化
した値を、前記マークの位置計測値とする。
本発明によれば、位置合わせマークの位置計、1−1箇
所が、第1、第2のパターン層で、複数個ずつ設けられ
、また、各々の位置計測箇所での計測値を、すべて合わ
せて平均化した値を、前記マークの位置計測値とするこ
とから、以下なる利点が得られる。
所が、第1、第2のパターン層で、複数個ずつ設けられ
、また、各々の位置計測箇所での計測値を、すべて合わ
せて平均化した値を、前記マークの位置計測値とするこ
とから、以下なる利点が得られる。
1)第1、第2のパターン層に対して、同時に、直接的
な位置合わせができる。
な位置合わせができる。
2)第1、第2のパターン層の相方に対して、平均的な
位置に、マスクを位置合わせできる。
位置に、マスクを位置合わせできる。
3)従来技術の利点である、平均化の効果を失うことな
く、高精度で、安定した位置合わせができる。
く、高精度で、安定した位置合わせができる。
このように、本発明の位置合わせマークは、半導体基板
上にある、複数のパターン層の、どの層に対しても、平
均的な位置に、しかも、高精度に、マスクを位置合わせ
できるという利点を有するものである。
上にある、複数のパターン層の、どの層に対しても、平
均的な位置に、しかも、高精度に、マスクを位置合わせ
できるという利点を有するものである。
以上、本実施例では、位置合わせマークの位置d1測箇
所を、2種類のパターン層で形成し、また、各パターン
層につき、3つずつの位置計all箇所を設けた場合に
ついて述べたが、これらの位置計a?1箇所の配置順番
は、任意でよく、この他にパターン層を、3種類以上に
する場合や、各パターン層あたりの位置計測箇所を本実
施例以外の個数に変える場合においても、同様な利点が
得られる。更に、半導体装置製造のフォト工程に限らず
、他の分野についても、本発明の要旨を逸しない範囲で
、種々応用が可能であることは言うまでもない。
所を、2種類のパターン層で形成し、また、各パターン
層につき、3つずつの位置計all箇所を設けた場合に
ついて述べたが、これらの位置計a?1箇所の配置順番
は、任意でよく、この他にパターン層を、3種類以上に
する場合や、各パターン層あたりの位置計測箇所を本実
施例以外の個数に変える場合においても、同様な利点が
得られる。更に、半導体装置製造のフォト工程に限らず
、他の分野についても、本発明の要旨を逸しない範囲で
、種々応用が可能であることは言うまでもない。
以上述べたように、本発明によれば、半導体基板上のパ
ターン層と、マスクとを位置合わせするために、前記基
板上に配置された位置合わせマークにおいて、前記マー
クが、複数の位置計測箇所を有し、それらを、二種類以
上のパターン層から構成することにより、半導体基板上
にある複数のパターン層の、どの層に対しても、平均的
な位置に、しかも、高精度に、マスクを位置合わせでき
、半導体装置の品質を向上させ、また、高集積化を容易
ならしめる効果を有するものである。
ターン層と、マスクとを位置合わせするために、前記基
板上に配置された位置合わせマークにおいて、前記マー
クが、複数の位置計測箇所を有し、それらを、二種類以
上のパターン層から構成することにより、半導体基板上
にある複数のパターン層の、どの層に対しても、平均的
な位置に、しかも、高精度に、マスクを位置合わせでき
、半導体装置の品質を向上させ、また、高集積化を容易
ならしめる効果を有するものである。
す平面図である。
11 ・
12・
13#
14 番
15・
16・
1訃
21・
22・
23・
第1の位置計測箇所
第2の位置計測箇所
第3の位置計測箇所
第4の位置計測箇所
第5の位置計測箇所
第6の位置計測箇所
第1のパターン層
第2のパターン層
第1の位置計測箇所
第2の位置計測箇所
第3の位置計測箇所
第1図は、本発明の位置合わせマークの一実施例を示す
平面図である。 第2図は、従来の位置合わせマークの一例を不出願人
セイコーエプソン株式会社
平面図である。 第2図は、従来の位置合わせマークの一例を不出願人
セイコーエプソン株式会社
Claims (1)
- 半導体基板上のパターン層と、マスクとを位置合わせす
るために、前記基板上に配置された位置合わせマークに
おいて、前記マークが、複数の位置計測箇所を有し、そ
れらが、2種類以上のパターン層から構成されたことを
特徴とする位置合わせマーク。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63214447A JPH0263113A (ja) | 1988-08-29 | 1988-08-29 | 位置合わせマーク |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63214447A JPH0263113A (ja) | 1988-08-29 | 1988-08-29 | 位置合わせマーク |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0263113A true JPH0263113A (ja) | 1990-03-02 |
Family
ID=16655916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63214447A Pending JPH0263113A (ja) | 1988-08-29 | 1988-08-29 | 位置合わせマーク |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0263113A (ja) |
-
1988
- 1988-08-29 JP JP63214447A patent/JPH0263113A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5498500A (en) | Overlay measurement mark and method of measuring an overlay error between multi patterns in a semiconductor device using the measurement mark | |
US4423127A (en) | Method of manufacturing a semiconductor device | |
US7180593B2 (en) | Overlay mark for aligning different layers on a semiconductor wafer | |
JPS6227729B2 (ja) | ||
US20220082951A1 (en) | Overlay mark, overlay marking method and overlay measuring method | |
JP3552884B2 (ja) | 重ね合わせ精度測定用パターン | |
JPH0263113A (ja) | 位置合わせマーク | |
JPH0629183A (ja) | 位置合わせ方法、露光装置、半導体装置の製造方法 | |
CN111505910B (zh) | 套刻标记的对位方法 | |
JP2722563B2 (ja) | パターン形成方法 | |
JP3580992B2 (ja) | フォトマスク | |
JPH01215022A (ja) | 半導体装置の製造方法 | |
KR102617622B1 (ko) | 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법 | |
US20020127486A1 (en) | Shot configuration measuring mark and transfer error detection method using the same | |
CN114253092B (zh) | 用于套刻精度测量的标记系统及量测方法 | |
JPH0534106Y2 (ja) | ||
JPH10213896A (ja) | レチクル | |
KR20080096297A (ko) | 반도체 소자의 오버레이 마크 | |
JPH0547621A (ja) | 半導体製造プロセスにおけるマスク合わせ方法 | |
JPS61144022A (ja) | フオトマスク | |
KR0131262B1 (ko) | 포토 마스크 제작 방법 | |
JPS63311798A (ja) | 位置合せマ−ク | |
JPH0545948B2 (ja) | ||
JPS59134826A (ja) | バ−ニヤパタ−ン | |
JPH0499309A (ja) | バーニアパターン |