JP2722563B2 - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JP2722563B2
JP2722563B2 JP63295492A JP29549288A JP2722563B2 JP 2722563 B2 JP2722563 B2 JP 2722563B2 JP 63295492 A JP63295492 A JP 63295492A JP 29549288 A JP29549288 A JP 29549288A JP 2722563 B2 JP2722563 B2 JP 2722563B2
Authority
JP
Japan
Prior art keywords
pattern
patterns
alignment
deviation
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63295492A
Other languages
English (en)
Other versions
JPH02142110A (ja
Inventor
哲也 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63295492A priority Critical patent/JP2722563B2/ja
Publication of JPH02142110A publication Critical patent/JPH02142110A/ja
Application granted granted Critical
Publication of JP2722563B2 publication Critical patent/JP2722563B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パターン形成方法に関する。特に、複数の
パターンの内の所望の2以上のパターンに対して、該パ
ターン間にズレがある場合でもいずれのパターンからも
同等、乃至は所望のズレ量で更にパターンを形成するこ
とができるようにしたパターン形成方法を提供するもの
である。本発明のパターン形成方法は、例えば、半導体
装置などの電子部品形成の際のパターン形成方法として
好適に利用することができる。
〔発明の概要〕
本発明のパターン形成方法は、第1,第2のパターンに
よりそれぞれ形成された第1,第2の位置合わせマークの
少なくとも2つのマークを位置検出し、加重平均により
第3のパターンの位置合わせを行うことによって、第1,
第2のパターン間にズレがあった場合でも、第3のパタ
ーンを該第1,第2のパターンに対して同程度の(乃至は
所望の程度の)ズレ量で形成できるようにしたものであ
る。
〔従来の技術〕
露光工程によりパターン形成を行う技術は、例えば半
導体集積回路を形成する場合などに用いられている。
このとき、複数のパターンを形成した後、更にパター
ンを形成する場合には、すでに形成されたパターンに対
して、これから形成するパターンの位置決めを行う必要
がある。
半導体装置製造の分野でパターン形成するには、通
常、マスクを用い、このマスクを通して露光することに
よって、所定のパターンを得るようにしている(このよ
うな露光技術については、例えば、株式会社プレスジャ
ーナル「Semiconductor World」1985年5月、105〜111
頁『光露光技術の展望』参照)。
従来技術にあっては、第1のパターンにおける位置合
わせ用ターゲットAと、第2のパターンにおける位置合
わせ用ターゲットBがある場合、そのいずれか一方のタ
ーゲットによって第3のパターンの形成用マスクの位置
合わせ決めを行うようにしていた。
第5図に略示するのは、1層目のパターンのターゲッ
トAと、2層目のパターンのターゲットBが存在する例
である。第3層目のパターンを形成するためのマスクC
は、従来、ターゲットA,Bの内のいずれか一方により、
位置合わせしてマスク形成が行われている。ところがか
かる従来技術では、先に形成されたパターン間にズレが
あると、一方のパターンには適正に位置合わせができる
が、他方のパターンに対してはズレが生じるという問題
がある。仮にターゲットAとターゲットBとの間に、例
えば0.1μmのパターンズレがあるとすると、ターゲッ
トAのみに合わせてマスクCを形成すると、マスクC−
ターゲットA間ではズレが生じないが、マスクC−ター
ゲットB間では0.1μmのズレが生ずることになる。逆
にターゲットBにのみ合わせた場合には、同様に、マス
クCはターゲットAとズレてしまうことになる。
〔発明が解決しようとする問題点〕
上述したように従来技術にあっては、第1の露光工程
により形成された第1のパターンと、第2の露光工程に
より形成された第2のパターンとが存在し、更に第3の
パターンを形成するときには、該第1のパターンと第2
のパターンによりそれぞれ形成された位置合わせ用ター
ゲットA,B内のいずれか一方に第3のパターンを合わせ
ていた。
このため、第1,第2のパターン間にズレがある場合、
第3のパターンは第1,第2のパターンのどちらかとは不
可避的にズレてしまうものであった。かつ、第3のパタ
ーンと第1,第2のパターンとのズレを均等にすることは
できなかったのである。第5図の例示で言えば、ターゲ
ットAとマスクCとのズレ、及びターゲットBとマスク
Cとのズレを均等にできず、このためパターンズレを均
等にすることができなかったのである。
この問題は、第1,第2のパターンの両方に対して、第
3のパターンがきわめて精度良く形成されなければなら
ないとき、重大である。例えば、第6図に示すのは、第
1パターンとして形成された素子分離領域Iと、第2の
パターンとして形成されたポリシリコン等のゲート電極
IIとを有し、更にこの上に第3のパターンとしてアルミ
ニウム等の配線III a,III bを形成する例であるが、第
3のパターンである配線は、配線III aが基板IVに接す
る必要があり、配線III bがゲート電極III aに接する必
要がある場合がある。この場合は、第3のパターンは、
第1のパターンである素子分離領域Iに対しても、第2
のパターンであるゲート電極IIに対しても、ともに精度
が良くなければならない。このような場合、一方にのみ
精度良く位置合わせしても、他方について精度が悪い
と、コンタクトがとれなくなり、所望の回路を構成でき
なくなる。このような場合には、第1,第2のパターンに
ズレがあるとき、第1,第2のパターンの双方に対して同
程度のズレで第3のパターンを形成することが望まれる
のであるが、従来技術ではそれも不可能だったのであ
る。
本発明は、上記従来技術の問題点を解決して、すでに
形成された複数のパターンの内、所望の複数のパターン
に対して、ズレ量をいずれのパターンに対しても同程度
とすることを可能にして、均等に位置合わせを行うこと
ができようにし、また必要に応じて、一方のパターンに
対してはズレ量を多く配分し、他方に対してはズレ量を
小さく配分するなど、所望のズレ量とすることをも可能
にしたパターン形成方法を提供せんとするものである。
〔問題点を解決するための手段〕
上記問題点を解決するため、本発明のパターン形成方
法においては、第1の露光工程により形成された第1の
パターンと、第2の露光工程により形成された第2のパ
ターンとを有し、上記第1のパターンと上記第2のパタ
ーンによりそれぞれ形成された第1の位置合わせマーク
と第2の位置合わせマークの少なくとも2つのマークを
位置検出し、加重平均により第3のパターンの露光基準
位置を決定する構成にする。
本発明の構成を模式的に示す第1図の例示を参照して
説明すると、次のとおりである。
第1図に略示するように、露光工程で形成された第1,
第2のパターンによりそれぞれ形成される第1,第2の位
置合わせマーク1,2が存在し、更に形成する第3のパタ
ーンは、第1,第2のパターン間にズレがある結果少なく
ともいずれかに対してはズレが生じる場合でも、該第1,
第2のパターンに対して均等なズレ量を形成されること
が望まれているとする。
本発明においては、このような双方の位置合わせマー
ク1,2(少なくとも2つの位置合わせマークをとる)の
位置検出を行い、これに基づいて第3のパターン(図の
符号3で示す)の露光基準位置を決定するようにする。
具体的には通例の場合、第3のパターン形成用マスク10
の位置合わせを、上記第1,第2の位置合わせマーク1,2
を位置検出したデータに基づいて行う。
露光基準位置の決定は、第1,第2のパターンからの所
量のズレ量に応じて加重平均して定めるが、双方のパタ
ーンからのズレが均等であることを望む場合は、ズレ量
の平均をとるようにすればよい。
一方のパターンに対するズレ量を小さくしたい場合
等、ズレ量を必ずしも均等にせず配分したいようなとき
は、それに応じて加重平均により位置決めを行うように
することができる。本発明において、加重平均の語は、
任意に配分して加重平均することを意味し、勿論単純平
均をも含む概念である。
また、第1図の例において、更に第4のパターン(図
中、符号4で示す)を形成する場合には、第1,第2,第3
のパターンの全ての位置合わせマークについて上記操作
をしてもよいし、第4のパターンがそれらの内の2つ、
例えば第1,第3のパターンに対して特に位置合わせを行
うことが望まれている場合には、該両パターンの位置合
わせマークについてのみ、上記操作を行うようにすれば
よい。
更に、第2図に略示するように、各第1から第8のパ
ターン形成における各パターンの位置合わせマーク1〜
8について、次のように操作を行うことができる。即
ち、マーク1,2につき上記操作をして第3のパターンを
形成し、順次先きに形成したパターンのマークについて
の上記操作を行ってもよく、第7のパターンについて
は、マーク3,4,6について上記操作をし、第8のパター
ンについては、マーク3,4,6,7について上記操作をする
というようにいくつかを選択して操作するようにしても
よい。このように、位置合わせをすべきパターンは任意
に選ぶことができ、またズレ量の配分も任意に設定する
ことができる。
〔作用〕
上述のように、本発明によれば、既に形成されている
パターンの内の所望の複数のパターンに対して、均等に
位置合わせして次のパターンを形成することができるの
で、指定した2つの(またはそれ以上)のパターンに対
する、形成すべきパターンのズレ量をどちらのパターン
に対しても同じにできる。また必要に応じ、ズレ量を加
重配分することにより、ズレ量をそれぞれのパターンに
対して所望の通り配分した位置にすることができる。
〔実施例〕
以下本発明の実施例について説明する。なお、当然の
ことではあるが、本発明は以下の実施例により限定され
るものではない。
この実施例は、本発明を、半導体装置の製造技術に適
用したものであって、特に半導体基板をマスクと位置合
わせする際に、単一の下地のみではなく、複数の下地か
らの位置合わせ信号を同時に検出し、各下地からの位置
ずれを平均化することにより、複数の下地との総合的な
位置合わせ精度を向上させるようにしたものである。
本実施例においては、第3図に示すように、半導体ウ
エハ11上に、第1のパターンにより形成された位置合わ
せマーク1が、図の如く列をなして形成されている。ま
た、第1のパターンより上層において形成された第2の
パターンによって、位置合わせマーク2が形成されてい
る。このような位置合わせマークが、形成する各層の各
パターンに応じて、順次形成される。
位置合わせマークは、列のなすものの内から適宜選定
して使用することができる。
位置合わせマークは、第4図に示すような凸状のマー
クとすることができる。大きさは、例えば回折信号の検
出を行うときは、4×4μmの正方形とし、マーク間の
距離も4μmとして形成できる。これは信号の検出手段
により変化する。かかるマークにより、例えば光の回折
現象を利用して、位置合わせ用信号検出を達成できる。
凹状のマークに形成してもよく、位置合わせをなし得る
ものであれば、任意である。
レーザ光を利用してアライメントする場合には、ウエ
ハ上に例えば楕円形状に形成したレーザビームに対し、
マークが干渉計基準のステージで送りこまれるようにし
て、これにより座標−強度信号の関係を得てこれを処理
し、位置検出を行う。
本実施例においては、ウエハ11上のパターンのアライ
メント信号(例えば、回折による信号。あるいは明暗検
出などによるコントラスト信号でもよく、その他アライ
メントに用いる各種の信号を採用できる)を検出する
が、その際には、予め指定された2種類(またはそれ以
上)のマークの信号を取り込むようにする。例えば、図
示の位置合わせマーク1及び2の信号を取り込む。取り
込みの指定は、露光中のシステムを指令する制御用ファ
イル上で、予め指定しておくようにする。ターゲットを
なす2以上の位置合わせマークは、同一層のものではな
く、異なるマスクにより、相前後して露光工程により形
成されたものである。個々の層のマークは、ウエハ上で
複数個指定して、信号を拾う。
上記位置合わせマークの指定は、例えば、次のように
制御手段を組みことにより、実現できる。
位置合わせを希望する1層目の下地パターン(位置合
わせマーク)に関するパラメータ(どのマークの信号を
取り込むかを決定するパラメータ)を設定する。また位
置合わせを希望する2層目の下地パターン(位置合わせ
マーク)に関するパラメータを設定する。
これにより、上記2種類のパラメータに基づき、同一
ウエハ内の1層目、2層目の位置合わせマークのアライ
メント信号を検出し、記憶する。
取り込んだ信号から、それぞれの位置合わせマークの
位置のズレ量を算出する。
具体的には、上記1層目、2層目から得られた信号か
ら、各層における設計値からのズレ量を計算する。
信号から得られた該2つのズレ量を平均化し、その値
に対して上層マスクパターンを焼きつける。
即ち、1層目、2層目のウエハズレ量を平均化した値
を求め、その平均値をもって上層のマスク位置補正値と
し、パターン形成する。
この結果、上層マスクパターンは、2種類の下地に対
して、均等なズレ量で形成されたことになる。
前記したように、従来技術においては、2種類の下地
パターン間にズレがある場合、上層パターンを新たに形
成する時の位置合わせマークとしては1種類の下地しか
選べないために、一方の下地に合わせた時は他方と上層
パターンのズレ方が大きくなってしまったのに対し、本
発明の上記実施例を用いれば、上層パターンを2種類の
下地のどちらに対しても均一な(小さな)ズレ量で形成
することができる。
上記実施例では、ズレ量を平均化し、2つの下地パタ
ーンのいずれに対しても均等なズレ量で上層パターンを
形成するようにした。しかしズレ量を加重平均により配
分して、一方のパターンに対応するズレ方を特に小さく
するなどの手段を用いることができることは、前述のと
おりである。
〔発明の効果〕
上述の如く、本発明によれば、複数のパターン間にズ
レがある場合、これらのパターンに対して均等なズレ量
となるように更にパターンを形成することができる。ま
たズレ量を所望の配分として、パターンを形成すること
ができる。
【図面の簡単な説明】
第1図及び第2図は、各々本発明の概略説明図である。
第3図は、実施例における位置合わせマークの平面図、
第4図は、同位置合わせマークの拡大斜面図である。第
5図及び第6図は、各々従来技術の問題点の説明図であ
る。 1〜8……位置合わせマーク(パターン)。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】第1の露光工程により形成された第1のパ
    ターンと、第2の露光工程により形成された第2のパタ
    ーンとを有し、 上記第1のパターンと上記第2のパターンによりそれぞ
    れ形成された第1の位置合わせマークと第2の位置合わ
    せマークの少なくとも2つのマークを位置検出し、 加重平均により第3のパターンの露光基準位置を決定す
    るパターン形成方法。
JP63295492A 1988-11-22 1988-11-22 パターン形成方法 Expired - Fee Related JP2722563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63295492A JP2722563B2 (ja) 1988-11-22 1988-11-22 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63295492A JP2722563B2 (ja) 1988-11-22 1988-11-22 パターン形成方法

Publications (2)

Publication Number Publication Date
JPH02142110A JPH02142110A (ja) 1990-05-31
JP2722563B2 true JP2722563B2 (ja) 1998-03-04

Family

ID=17821308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63295492A Expired - Fee Related JP2722563B2 (ja) 1988-11-22 1988-11-22 パターン形成方法

Country Status (1)

Country Link
JP (1) JP2722563B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249558A (ja) * 1994-03-09 1995-09-26 Nikon Corp 位置合わせ方法
WO1999056308A1 (fr) 1998-04-28 1999-11-04 Nikon Corporation Systeme d'exposition et procede de production d'un microdispositif
JP2010103476A (ja) 2008-09-25 2010-05-06 Canon Inc 位置合わせ装置及び露光装置
JP2010225800A (ja) 2009-03-23 2010-10-07 Toshiba Corp 位置合わせマーク、半導体装置の製造方法およびマスクセット
TWI539250B (zh) * 2011-03-15 2016-06-21 Orc Mfg Co Ltd A registration device and an exposure device having a registration device
JP6730851B2 (ja) * 2016-06-01 2020-07-29 キヤノン株式会社 決定方法、形成方法、プログラム、および物品の製造方法

Also Published As

Publication number Publication date
JPH02142110A (ja) 1990-05-31

Similar Documents

Publication Publication Date Title
US4388386A (en) Mask set mismatch
JPH0594933A (ja) アライメントチエツクパターン
CN102939565A (zh) 用于执行与管芯的图案对准的方法和装置
US5731113A (en) Method of reducing registration error in exposure step of semiconductor device
KR100315911B1 (ko) 액정 표시 장치 패널, 그 제조 방법 및 정렬 방법
JP2722563B2 (ja) パターン形成方法
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
US6153941A (en) Semiconductor registration measurement mark
JPS5968928A (ja) 半導体装置の製造方法
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
US5856054A (en) Method of alignment in exposure step through array error and shot error determinations
JPH0620909A (ja) 露光方法及び薄膜多層基板
KR102617622B1 (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
JPH03209711A (ja) 半導体装置の製造方法
JPH01215022A (ja) 半導体装置の製造方法
JPH0555111A (ja) 半導体装置の製造方法
KR20230003843A (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
JPH1174189A (ja) マスクの位置ずれ検出用マーク
KR20230003846A (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
KR100567061B1 (ko) X/y 방향간 단차 최소화용 멀티 버어니어의 제조방법
JP2764925B2 (ja) 半導体装置の製造方法
JPH01282816A (ja) 半導体製造装置
JPH10185541A (ja) 配置精度測定方法、フォトマスク及び半導体装置
JPH09283412A (ja) 重ね合わせ測定誤差補正方法
JPH08321453A (ja) 半導体装置用目合わせ方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees