JPH0259661B2 - - Google Patents
Info
- Publication number
- JPH0259661B2 JPH0259661B2 JP21040582A JP21040582A JPH0259661B2 JP H0259661 B2 JPH0259661 B2 JP H0259661B2 JP 21040582 A JP21040582 A JP 21040582A JP 21040582 A JP21040582 A JP 21040582A JP H0259661 B2 JPH0259661 B2 JP H0259661B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- code
- bits
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012937 correction Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 18
- 238000012545 processing Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0075—Transmission of coding parameters to receiver
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は情報伝送における誤り訂正能力の高い
符号訂正方式に関する。
符号訂正方式に関する。
情報を伝送する場合、一般に伝送回線特性や雑
音等に起因するビツト符号誤りを避けることがで
きない。この為、従来より種々の誤り検出・訂正
方式が検討されている。第１図は従来一般的な誤
り検出・訂正方式で採用されるデータのフレーム
構成を示すもので、63ビツトで構成される１フレ
ームを56ビツトのデータ部と７ビツトの検査符号
部とに分けて構成される。しかして、BCH方式
の検査法によれば、上記７ビツトの検査符号を用
いることによつてデータ部中の１ビツトの符号誤
りを訂正することができ、また２ビツトの符号誤
りが存在する場合には、これを検出することがで
きる。つまり、２ビツトまでの誤り検査能力を有
する。またこのような誤り検査能力を増すべく第
２図に示すように検査符号部を13ビツトとし、デ
ータ部を50ビツトとした場合、２ビツトまでの符
号誤り訂正、および３ビツトまでの誤り検出が可
能となる。
音等に起因するビツト符号誤りを避けることがで
きない。この為、従来より種々の誤り検出・訂正
方式が検討されている。第１図は従来一般的な誤
り検出・訂正方式で採用されるデータのフレーム
構成を示すもので、63ビツトで構成される１フレ
ームを56ビツトのデータ部と７ビツトの検査符号
部とに分けて構成される。しかして、BCH方式
の検査法によれば、上記７ビツトの検査符号を用
いることによつてデータ部中の１ビツトの符号誤
りを訂正することができ、また２ビツトの符号誤
りが存在する場合には、これを検出することがで
きる。つまり、２ビツトまでの誤り検査能力を有
する。またこのような誤り検査能力を増すべく第
２図に示すように検査符号部を13ビツトとし、デ
ータ部を50ビツトとした場合、２ビツトまでの符
号誤り訂正、および３ビツトまでの誤り検出が可
能となる。
然し乍ら、このようにして検査符号部のビツト
長を多くすることによつて、その誤り検査能力を
高めることができるが、その反面、データに対す
る冗長度が大幅に増加する。しかも、誤り訂正・
検出の為の処理回路の構成が急激に複雑化し、大
掛りとなる為に経済性が悪くなると云う不具合が
ある。
長を多くすることによつて、その誤り検査能力を
高めることができるが、その反面、データに対す
る冗長度が大幅に増加する。しかも、誤り訂正・
検出の為の処理回路の構成が急激に複雑化し、大
掛りとなる為に経済性が悪くなると云う不具合が
ある。
本発明はこのような事情を考慮してなされたも
ので、その目的とするところは、少ない冗長度の
増加によつて符号誤りの検査能力を飛躍的に高め
ることのできる実用性の高い符号訂正方式を提供
することにある。
ので、その目的とするところは、少ない冗長度の
増加によつて符号誤りの検査能力を飛躍的に高め
ることのできる実用性の高い符号訂正方式を提供
することにある。
本発明は所定の符号長からなる第１のデータ
に、この第１のデータの有効データ部を示す第２
のデータを付加した伝送し、受信部では上記第２
のデータに従つて前記第１のデータ中の非有効デ
ータ部を見出し、この非有効データ部とサインビ
ツトにより構成されるビツト符号中の数の少ない
方のビツトシンボルを数の多い方のビツトシンボ
ルにそれぞれ置換するようにしたものである。
に、この第１のデータの有効データ部を示す第２
のデータを付加した伝送し、受信部では上記第２
のデータに従つて前記第１のデータ中の非有効デ
ータ部を見出し、この非有効データ部とサインビ
ツトにより構成されるビツト符号中の数の少ない
方のビツトシンボルを数の多い方のビツトシンボ
ルにそれぞれ置換するようにしたものである。
従つて本発明によれば伝送されたデータ中の非
有効データ部における符号誤りを、その他のビツ
ト符号に従つて簡易に訂正できるので、有効デー
タ部の符号誤りについては検査符号を有効に利用
してこれを訂正または誤り検出することができ、
誤り検査能力の向上を図ることが可能となる。し
かも非有効データ部とサインビツトの誤り訂正が
非常に簡単である為、これによつて処理回路が複
雑化することもない。そして、少ない符号長の検
査符号が有する誤り検査能力を十分に発揮させ得
る等の実用上絶大なる効果が奏せられる。
有効データ部における符号誤りを、その他のビツ
ト符号に従つて簡易に訂正できるので、有効デー
タ部の符号誤りについては検査符号を有効に利用
してこれを訂正または誤り検出することができ、
誤り検査能力の向上を図ることが可能となる。し
かも非有効データ部とサインビツトの誤り訂正が
非常に簡単である為、これによつて処理回路が複
雑化することもない。そして、少ない符号長の検
査符号が有する誤り検査能力を十分に発揮させ得
る等の実用上絶大なる効果が奏せられる。
以下、図面を参照して本発明の一実施例につき
説明する。
説明する。
第３図は実施例方式に係る伝送データのフオー
マツト例を示すもので、ここでは符号長が16ビツ
トからなる第１のデータＸと、この第１のデータ
Ｘの有効データ部を示す２ビツトの第２のデータ
Ｙとによつて構成される。上記第１のデータＸは
正負にまたがるデータからなるもので、そのビツ
ト符号をXiとしたとき、 Ｘ＝16 〓j=1 xj-1×2j-1−215 として示される。しかして、本方式はこのように
して示される第１のデータＸ中の各ビツト符号が
必ずしも１フレームの全てにおいて有効に作用し
ないことに着目してなされたものである。即ち
今、数値「490」を示す場合には、これを９ビツ
トで表現することができ、上位７ビツトは、符号
ビツト（MSB）を除いて実質的には有効に作用
しない。前記第２のデータＹは、このような上記
第１のデータＸの有効データ部の符号長を示すも
ので、例えばデータＸの有効長が７ビツト以下の
場合にはＹ＝（０，０）、また８〜10ビツトの場合
にはＹ＝（０，１）、11〜13ビツトの場合にはＹ＝
（１，０）、そして14ビツト以上の場合にはＹ＝
（１，１）として与えられる。第４図は、このよ
うに定義される第１のデータＸと第２のデータＹ
との関係を示すものである。つまり、第２のデー
タＹによつて、第１のデータＸ中の有効データ部
が示され、この有効データ部とサインビツトX15
を除く符号ビツト部分が非有効データ部として示
されることになる。
マツト例を示すもので、ここでは符号長が16ビツ
トからなる第１のデータＸと、この第１のデータ
Ｘの有効データ部を示す２ビツトの第２のデータ
Ｙとによつて構成される。上記第１のデータＸは
正負にまたがるデータからなるもので、そのビツ
ト符号をXiとしたとき、 Ｘ＝16 〓j=1 xj-1×2j-1−215 として示される。しかして、本方式はこのように
して示される第１のデータＸ中の各ビツト符号が
必ずしも１フレームの全てにおいて有効に作用し
ないことに着目してなされたものである。即ち
今、数値「490」を示す場合には、これを９ビツ
トで表現することができ、上位７ビツトは、符号
ビツト（MSB）を除いて実質的には有効に作用
しない。前記第２のデータＹは、このような上記
第１のデータＸの有効データ部の符号長を示すも
ので、例えばデータＸの有効長が７ビツト以下の
場合にはＹ＝（０，０）、また８〜10ビツトの場合
にはＹ＝（０，１）、11〜13ビツトの場合にはＹ＝
（１，０）、そして14ビツト以上の場合にはＹ＝
（１，１）として与えられる。第４図は、このよ
うに定義される第１のデータＸと第２のデータＹ
との関係を示すものである。つまり、第２のデー
タＹによつて、第１のデータＸ中の有効データ部
が示され、この有効データ部とサインビツトX15
を除く符号ビツト部分が非有効データ部として示
されることになる。
かくして、このようなデータＸ，Ｙによつて構
成されるフオーマツトのデータを伝送し、これが
第５図ａ，ｂ，ｃにそれぞれ示すように受信され
たものとすると、受信部では、先ず第２のデータ
Ｙを解析して第１のデータＸ中の有効データ部を
検出する。これによつて上記データＸ中の非有効
データ部が同時に検出されることになる。従つて
第５図ａに例示する場合、第２のデータＹから有
効データ部が10ビツト以下であること、およびそ
の符号ビツトx15が「０」であることからビツト
符号x13「１」が誤つていることが見出される。ま
た第５図ｂに例示するものにあつては、第２のデ
ータＹから第１のデータＸの有効データ部が７ビ
ツト以下であり、その符号ビツトx15が「１」で
あるとの情報を得る。この結果、非有効データ部
となる上位ビツトが「１」でなければならないと
判定され、データx12，x10が誤りを生じているこ
とが見出される。つまり、非有効データ部は、そ
の符号ビツトx15と同じビツト符号をとると云う
原則から、その符号誤りを訂正することが可能と
なる。本方式は、基本的にはこのようにして上記
非有効データ部の符号誤りを訂正するものではあ
るが、符号ビツトx15が誤りを生じていないと云
う保証はない。具体的には例えば第５図ｃに示さ
れるように符号ビツトx15が誤りを生じているよ
うな場合、この符号ビツトx15に従つて他のビツ
ト符号を訂正すると、誤りを生じたビツト以外の
ものが訂正され、全く異つたものとなると云う不
具合が生じる。
成されるフオーマツトのデータを伝送し、これが
第５図ａ，ｂ，ｃにそれぞれ示すように受信され
たものとすると、受信部では、先ず第２のデータ
Ｙを解析して第１のデータＸ中の有効データ部を
検出する。これによつて上記データＸ中の非有効
データ部が同時に検出されることになる。従つて
第５図ａに例示する場合、第２のデータＹから有
効データ部が10ビツト以下であること、およびそ
の符号ビツトx15が「０」であることからビツト
符号x13「１」が誤つていることが見出される。ま
た第５図ｂに例示するものにあつては、第２のデ
ータＹから第１のデータＸの有効データ部が７ビ
ツト以下であり、その符号ビツトx15が「１」で
あるとの情報を得る。この結果、非有効データ部
となる上位ビツトが「１」でなければならないと
判定され、データx12，x10が誤りを生じているこ
とが見出される。つまり、非有効データ部は、そ
の符号ビツトx15と同じビツト符号をとると云う
原則から、その符号誤りを訂正することが可能と
なる。本方式は、基本的にはこのようにして上記
非有効データ部の符号誤りを訂正するものではあ
るが、符号ビツトx15が誤りを生じていないと云
う保証はない。具体的には例えば第５図ｃに示さ
れるように符号ビツトx15が誤りを生じているよ
うな場合、この符号ビツトx15に従つて他のビツ
ト符号を訂正すると、誤りを生じたビツト以外の
ものが訂正され、全く異つたものとなると云う不
具合が生じる。
そこで本方式では、特に非有効データ部とサイ
ンビツトのビツトシンボルが全て同じであるこ
と、および符号誤りが連続して生じる確率が少な
いことに着目し、ビツトシンボルの数に従つてそ
の訂正処理を施すようにしている。尚、符号誤り
が連続的に生じる場合、その伝送回線特性が非常
に悪く、情報伝送に適しないと云える。しかし、
伝送誤りがバースト状に発生する場合には、例え
ば情報のインターリーブ処理を施す等すればその
誤りを分散させることができるので、上述したよ
うに連続した符号誤りの発生確率を少なくするこ
とができる。従つて、このような手法を適宜採用
すれば、非有効データ部におけるビツト符号誤り
を少なくすることができる。故に、上述したよう
に本方式では、非有効データ部とサインビツトを
構成するビツト符号中の数の多いビツトシンボル
と数の少ないビツトシンボルをそれぞれ判別し、
上記数の少ないビツトシンボルを訂正することに
よつて誤り訂正を効果的に行わしめる。
ンビツトのビツトシンボルが全て同じであるこ
と、および符号誤りが連続して生じる確率が少な
いことに着目し、ビツトシンボルの数に従つてそ
の訂正処理を施すようにしている。尚、符号誤り
が連続的に生じる場合、その伝送回線特性が非常
に悪く、情報伝送に適しないと云える。しかし、
伝送誤りがバースト状に発生する場合には、例え
ば情報のインターリーブ処理を施す等すればその
誤りを分散させることができるので、上述したよ
うに連続した符号誤りの発生確率を少なくするこ
とができる。従つて、このような手法を適宜採用
すれば、非有効データ部におけるビツト符号誤り
を少なくすることができる。故に、上述したよう
に本方式では、非有効データ部とサインビツトを
構成するビツト符号中の数の多いビツトシンボル
と数の少ないビツトシンボルをそれぞれ判別し、
上記数の少ないビツトシンボルを訂正することに
よつて誤り訂正を効果的に行わしめる。
ちなみに、このような訂正処理は非有効データ
部の符号長が大きい程、訂正能力が高くなる。例
えば上述した例において第２のデータＹが（０，
０）で示される場合には、非有効データ部の符号
長は９ビツトであり、その内の５ビツトに誤りが
生じると誤つた訂正がなされることになる。つま
り４ビツトの訂正能力しか有さないことになる。
然し乍ら、上記誤訂正の発生確率PMを定量的に
みると、 PM 9C5×P5 e（１−Pe）4 となる。但し、Ｃはコンビネーシヨン演算を示
し、Peはビツト誤り率を示している。
部の符号長が大きい程、訂正能力が高くなる。例
えば上述した例において第２のデータＹが（０，
０）で示される場合には、非有効データ部の符号
長は９ビツトであり、その内の５ビツトに誤りが
生じると誤つた訂正がなされることになる。つま
り４ビツトの訂正能力しか有さないことになる。
然し乍ら、上記誤訂正の発生確率PMを定量的に
みると、 PM 9C5×P5 e（１−Pe）4 となる。但し、Ｃはコンビネーシヨン演算を示
し、Peはビツト誤り率を示している。
しかして一般に、非有効ビツト数（サインビツ
トを含む）Ｌが奇数の場合、上記誤訂正の発生確
率は PM LC(L+1)/2× Pe(L+1)/2（１−Pe）(L-1)/2 ……(1) となる。また上記ビツト数が偶数の場合、ビツト
符号が同数であると、訂正することができなくな
る。従つて、この場合も誤訂正に含まれると考え
られるから、その確率は PM LCL/2×PeL/2（１−Pe）L/2
……(2)となる。第６図はこの関係をグラフ化した
ものであり、図中破線で示す特性はPM＝Peなる
条件の場合である。この第６図から明らかなよう
に、ビツト数が２の場合にはその効果を期待する
ことはできないが、ビツト数（Ｌ）が３以上の場
合、たとえビツト誤り率Peが10-2以上と悪い場
合であつても、確率にして１桁以上の訂正効果が
得られることが判る。特にビツト数が９以上の場
合、約６桁もの訂正効果向上を図ることが可能と
なる。
トを含む）Ｌが奇数の場合、上記誤訂正の発生確
率は PM LC(L+1)/2× Pe(L+1)/2（１−Pe）(L-1)/2 ……(1) となる。また上記ビツト数が偶数の場合、ビツト
符号が同数であると、訂正することができなくな
る。従つて、この場合も誤訂正に含まれると考え
られるから、その確率は PM LCL/2×PeL/2（１−Pe）L/2
……(2)となる。第６図はこの関係をグラフ化した
ものであり、図中破線で示す特性はPM＝Peなる
条件の場合である。この第６図から明らかなよう
に、ビツト数が２の場合にはその効果を期待する
ことはできないが、ビツト数（Ｌ）が３以上の場
合、たとえビツト誤り率Peが10-2以上と悪い場
合であつても、確率にして１桁以上の訂正効果が
得られることが判る。特にビツト数が９以上の場
合、約６桁もの訂正効果向上を図ることが可能と
なる。
第７図は上述した誤り訂正を実行する処理回路
の一例を示す構成図である。前記第３図に示すフ
オーマツトで伝送され、受信された信号は端子１
より入力され、第１のデータＸはシフトレジスタ
２に、また第２のデータＹはデコーダ３にそれぞ
れ供給される。デコーダ３は、第２のデータＹを
解析して前記第１のデータの有効データ部を識別
し、これによつて定まる非有効データ部の情報
（上述ビツトデータ長）をゲート回路４および多
数決論理回路５に与えている。これによつてゲー
ト回路４は、前記シフトレジスタ２に格納された
第１のデータＸの非有効データ部とサインビツト
のビツト符号のみを選択して多数決論理回路５に
与えている。多数決論理回路５では、非有効デー
タ部のビツト符号を、そのシンボルの異なり別に
計数し、例えば「１」が多い場合には「１」を出
力し、また「０」が多い場合には「０」を出力し
ている。カウンタ６は、前記デコーダ３の解析デ
ータを入力して、つまり第２のデータＹによつて
示される有効データ部のビツト長情報を入力し、
そのビツト数に相当した数だけ、クロツク信号
CKに従つて「１」データを出力している。この
カウンタ６は前記シフトレジスタ２と同期動作す
るものであり、これによつてシフトレジスタ２か
ら読出されるデータ（ビツト符号）が、上記有効
データ部のビツト数分だけゲート回路７を介して
出力される。またゲート回路８は、上記ゲート回
路７と逆動作するものであり、上記レジスタ２か
らの有効データの読出し時には閉塞制御されてい
る。そして、シフトレジスタ２からの読出しが非
有効データ部に代つたときに開成され、これによ
つて前記多数決論理回路５の出力データがシフト
レジスタ２からの読出しデータに代えて出力され
ることになる。従つて出力端子９に現われる信号
は、第１のデータＸの有効データ部のビツト符号
と、数の多いビツトシンボルに置換えられた非有
効データ部とサインビツトのデータとからなるこ
とになりここに非有効データ部の符号誤りが簡易
にして効果的に訂正されることになる。
の一例を示す構成図である。前記第３図に示すフ
オーマツトで伝送され、受信された信号は端子１
より入力され、第１のデータＸはシフトレジスタ
２に、また第２のデータＹはデコーダ３にそれぞ
れ供給される。デコーダ３は、第２のデータＹを
解析して前記第１のデータの有効データ部を識別
し、これによつて定まる非有効データ部の情報
（上述ビツトデータ長）をゲート回路４および多
数決論理回路５に与えている。これによつてゲー
ト回路４は、前記シフトレジスタ２に格納された
第１のデータＸの非有効データ部とサインビツト
のビツト符号のみを選択して多数決論理回路５に
与えている。多数決論理回路５では、非有効デー
タ部のビツト符号を、そのシンボルの異なり別に
計数し、例えば「１」が多い場合には「１」を出
力し、また「０」が多い場合には「０」を出力し
ている。カウンタ６は、前記デコーダ３の解析デ
ータを入力して、つまり第２のデータＹによつて
示される有効データ部のビツト長情報を入力し、
そのビツト数に相当した数だけ、クロツク信号
CKに従つて「１」データを出力している。この
カウンタ６は前記シフトレジスタ２と同期動作す
るものであり、これによつてシフトレジスタ２か
ら読出されるデータ（ビツト符号）が、上記有効
データ部のビツト数分だけゲート回路７を介して
出力される。またゲート回路８は、上記ゲート回
路７と逆動作するものであり、上記レジスタ２か
らの有効データの読出し時には閉塞制御されてい
る。そして、シフトレジスタ２からの読出しが非
有効データ部に代つたときに開成され、これによ
つて前記多数決論理回路５の出力データがシフト
レジスタ２からの読出しデータに代えて出力され
ることになる。従つて出力端子９に現われる信号
は、第１のデータＸの有効データ部のビツト符号
と、数の多いビツトシンボルに置換えられた非有
効データ部とサインビツトのデータとからなるこ
とになりここに非有効データ部の符号誤りが簡易
にして効果的に訂正されることになる。
このように本方式によれば、符号長が定まつた
第１のデータＸ中の非有効な部分のデータの符号
誤りを検査符号を用いることなく効果的に訂正す
ることができる。しかも第２のデータＹと云う僅
かの冗長によつて、これを効果的に為し得る。故
にその訂正能力の飛躍的な向上を図ることがで
き、その実用的利点は絶大である。また、有効デ
ータ部のビツト符号の誤りについては、従来より
知られた検査符号を用いることによつて、既に非
有効データ部の符号誤りが訂正されているので、
これも良好に訂正することが可能となる。例えば
前述したように７ビツトの検査符号を用いた場
合、従来方式によれば３ビツト以上の符号誤りが
発生すると、これを検出することができなかつた
が、上述した非有効データ部に対する訂正によつ
て有効データ部の符号誤りが２ビツト以下である
ことが判明すれば、これを訂正することが可能と
なる。故に本方式に係る訂正処理と従来の検査符
号を用いた誤り検査を併用すれば、より一層効果
的な符号訂正が可能となる。従つて、その実用的
利点は絶大である。
第１のデータＸ中の非有効な部分のデータの符号
誤りを検査符号を用いることなく効果的に訂正す
ることができる。しかも第２のデータＹと云う僅
かの冗長によつて、これを効果的に為し得る。故
にその訂正能力の飛躍的な向上を図ることがで
き、その実用的利点は絶大である。また、有効デ
ータ部のビツト符号の誤りについては、従来より
知られた検査符号を用いることによつて、既に非
有効データ部の符号誤りが訂正されているので、
これも良好に訂正することが可能となる。例えば
前述したように７ビツトの検査符号を用いた場
合、従来方式によれば３ビツト以上の符号誤りが
発生すると、これを検出することができなかつた
が、上述した非有効データ部に対する訂正によつ
て有効データ部の符号誤りが２ビツト以下である
ことが判明すれば、これを訂正することが可能と
なる。故に本方式に係る訂正処理と従来の検査符
号を用いた誤り検査を併用すれば、より一層効果
的な符号訂正が可能となる。従つて、その実用的
利点は絶大である。
尚、本発明は上述した実施例に限定されるもの
ではない。例えば処理回路の構成を種々変形する
ことができ、非有効データ部のデータのみをレジ
スタに格納して多数決論処理するようにしてもよ
い。また、音声信号のように標本値間での隣接相
間が強い場合には、幾つかのデータ（第１のデー
タＸ）毎に１つの第２のデータＹを与えるように
してもよい。この場合、冗長度を更に小さくする
ことができる。また、実施例では、正負にまたが
るデータを扱つたが、単極性のデータについても
同様に実施することができる。この場合、その極
性によつて数の多い方のビツト符号が自ずと定ま
るから、これに従つて訂正処理を行うようにすれ
ばよい。更には、第１のデータＸの有効データ部
の長さと第２のデータＹとの関係は仕様に応じて
定めればよい。要するに本発明はその要旨を逸脱
しない範囲で種々変形して実施することができ
る。
ではない。例えば処理回路の構成を種々変形する
ことができ、非有効データ部のデータのみをレジ
スタに格納して多数決論処理するようにしてもよ
い。また、音声信号のように標本値間での隣接相
間が強い場合には、幾つかのデータ（第１のデー
タＸ）毎に１つの第２のデータＹを与えるように
してもよい。この場合、冗長度を更に小さくする
ことができる。また、実施例では、正負にまたが
るデータを扱つたが、単極性のデータについても
同様に実施することができる。この場合、その極
性によつて数の多い方のビツト符号が自ずと定ま
るから、これに従つて訂正処理を行うようにすれ
ばよい。更には、第１のデータＸの有効データ部
の長さと第２のデータＹとの関係は仕様に応じて
定めればよい。要するに本発明はその要旨を逸脱
しない範囲で種々変形して実施することができ
る。
第１図および第２図は従来の検査符号を用いた
訂正方式のデータフオーマツトをそれぞれ示す
図、第３図は本発明方式の一実施例に係るデータ
フオーマツトを示す図、第４図は第１のデータの
有効データ部の長さと第２のデータとの関係を示
す図、第５図ａ〜ｃは本方式による訂正処理の一
例を示す図、第６図は誤訂正の発生確率を示す
図、第７図は本方式を実施する処理回路の一例を
示す構成図である。 ２……レジスタ、３……デコーダ、４……ゲー
ト回路、５……多数決論理回路、６……カウン
タ、７，８……ゲート回路。
訂正方式のデータフオーマツトをそれぞれ示す
図、第３図は本発明方式の一実施例に係るデータ
フオーマツトを示す図、第４図は第１のデータの
有効データ部の長さと第２のデータとの関係を示
す図、第５図ａ〜ｃは本方式による訂正処理の一
例を示す図、第６図は誤訂正の発生確率を示す
図、第７図は本方式を実施する処理回路の一例を
示す構成図である。 ２……レジスタ、３……デコーダ、４……ゲー
ト回路、５……多数決論理回路、６……カウン
タ、７，８……ゲート回路。
Claims (1)
- １ 有効データ部、非有効データ部及びサインビ
ツトを含む所定長の第１のデータに、この第１の
データの有効データ部を示す第２のデータを付加
して伝送し、受信部では上記第２のデータを解析
して前記第１のデータ中の非有効データ部を見出
し、この非有効データ部と前記サインビツトによ
り構成されるビツト符号中の数の少ない方のビツ
トシンボルを数の多い方のビツトシンボルにてそ
れぞれ置換してなることを特徴とする符号訂正方
式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21040582A JPS59100645A (ja) | 1982-11-30 | 1982-11-30 | 符号訂正方式 |
| EP19830111843 EP0110352B1 (en) | 1982-11-30 | 1983-11-25 | Digital information transmitting system and digital information receiving apparatus |
| DE8383111843T DE3381425D1 (de) | 1982-11-30 | 1983-11-25 | System zur uebertragung von digitalinformationen und empfangseinrichtung fuer digitalinformationen. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21040582A JPS59100645A (ja) | 1982-11-30 | 1982-11-30 | 符号訂正方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59100645A JPS59100645A (ja) | 1984-06-09 |
| JPH0259661B2 true JPH0259661B2 (ja) | 1990-12-13 |
Family
ID=16588765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21040582A Granted JPS59100645A (ja) | 1982-11-30 | 1982-11-30 | 符号訂正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59100645A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59141845A (ja) * | 1983-02-03 | 1984-08-14 | Nippon Hoso Kyokai <Nhk> | デジタル信号伝送方式 |
| JPS59176939A (ja) * | 1983-03-28 | 1984-10-06 | Hitachi Ltd | 符号誤り制御装置 |
-
1982
- 1982-11-30 JP JP21040582A patent/JPS59100645A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59100645A (ja) | 1984-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930001071B1 (ko) | 에러 정정회로 | |
| US4566105A (en) | Coding, detecting or correcting transmission error system | |
| EP0217292B1 (en) | A code error correcting method | |
| US4852099A (en) | Error correction method using Reed-Solomon code | |
| JPH084233B2 (ja) | 誤り訂正符号の復号装置 | |
| EP0101218A2 (en) | Methods of correcting errors in binary data | |
| JP3170123B2 (ja) | 誤り訂正回路 | |
| EP0477377A1 (en) | Error detecting system | |
| US6138263A (en) | Error correcting method and apparatus for information data having error correcting product code block | |
| JPH0259661B2 (ja) | ||
| JPH0452660B2 (ja) | ||
| JPH0347613B2 (ja) | ||
| JPH0259660B2 (ja) | ||
| US11496241B2 (en) | Method and apparatus for data transmission mitigating interwire crosstalk | |
| JPH0137048B2 (ja) | ||
| JPS61267139A (ja) | メモリ制御回路 | |
| JPH01108655A (ja) | メモリシステムの読出データ誤り検出方式 | |
| SU649157A1 (ru) | Декодирующее устройство | |
| JPS6033740A (ja) | 誤り検出訂正装置 | |
| JPH032935A (ja) | 誤り検査方式 | |
| JP3653315B2 (ja) | エラー訂正方法及びエラー訂正装置 | |
| JPS63120528A (ja) | 二重誤り訂正回路 | |
| JP2780503B2 (ja) | パリティチェック検出回路 | |
| JPS61182334A (ja) | 符号誤り制御回路 | |
| JPH03135116A (ja) | 誤り制御方式 |