JPS59100645A - 符号訂正方式 - Google Patents

符号訂正方式

Info

Publication number
JPS59100645A
JPS59100645A JP21040582A JP21040582A JPS59100645A JP S59100645 A JPS59100645 A JP S59100645A JP 21040582 A JP21040582 A JP 21040582A JP 21040582 A JP21040582 A JP 21040582A JP S59100645 A JPS59100645 A JP S59100645A
Authority
JP
Japan
Prior art keywords
data
code
bits
bit
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21040582A
Other languages
English (en)
Other versions
JPH0259661B2 (ja
Inventor
Kenjiro Endo
遠藤 謙二郎
Kazuo Kitagawa
北川 和夫
Kaiji Ono
大野 開司
Naoki Kawai
直樹 河合
Takehiko Yoshino
吉野 武彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Japan Broadcasting Corp
Original Assignee
Toshiba Corp
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Toshiba Corp
Priority to JP21040582A priority Critical patent/JPS59100645A/ja
Priority to EP19830111843 priority patent/EP0110352B1/en
Priority to DE8383111843T priority patent/DE3381425D1/de
Publication of JPS59100645A publication Critical patent/JPS59100645A/ja
Publication of JPH0259661B2 publication Critical patent/JPH0259661B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0075Transmission of coding parameters to receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は情報伝送における誤り訂正能力の高い符号訂正
方式に関する。
〔発明の技術的背景とその問題点〕
情報を伝送する場合、一般に伝送回線特性や雑音等に起
因するビット符号誤りを避けることができない。この為
、従来よシ種々の誤シ検出・酊゛正方式が検討されてい
る。第1図は従来一般的な誤り検出・釘止方式で採用さ
れるデータのフレーム構成を示すもので、63ビツトで
構成されるlフレームを56ビツトのデータ部と7ビ、
トの検査符号部とに分けて構成される・しかして、BC
H方式の検査法によれば、上記7ビ、トの検査符号を用
いることによってデータ部中の1ビ、トの符号誤りを訂
正することができ、また2ビツトの符号誤りが存在する
場合には、これを検出することができる。つまり、2ビ
ツトまでの誤り検査能力を有する。またこのような誤シ
検査能力を増すべく第2図に示すように検査符号部を1
3ビツトとし、データ部を50ビ、トとした場合、2ピ
、トまでの符号誤シ訂正、および3♂ツトまでの誤り検
出が可能となる。
然し乍ら、このようにして検査符号部のビット長を多く
することによって、その誤υ検査能力を高めることがで
きるが、その反面、データに対する冗長度が大幅に増加
する。しかも、誤り訂正・検出の為の処理回路の構成が
急激に複雑化し、大損りとなる為に経済性が悪くなると
云う不具合がある。
〔発明の目的〕
本発明はこのような事情を考慮して々されたもので、そ
の目的とするところは、少ない冗長度の増加によって符
号誤りの検査能力を飛躍的に高めることのできる実用性
の高い符号訂正方式を提供することにある。
〔発明の概要〕
本発明は所足の符号長からなる第1のデータに、この第
1のデータの有効データ部を示す第2のデータを付加し
て伝送し、受信部では上記ンポルを数の多い方のピッ)
 V¥d?ルにそれぞれ置換するようにしたものである
〔発明の効果〕
従って本発明によれば伝送されたデータ中の非有効デー
タ部における符号誤りを、その他のビット符号に従って
簡易に訂正できるので、有効データ部の符号誤りについ
ては検査符号を有効に利用してこれを訂正または誤シ検
出するこ非常に簡単である為、これによって処理回路が
複雑化することもない。そして、少ない符号長の検査符
号が有する誤り検査能力を十分に発揮させ得る等の実用
上絶大なる効果が奏せられる。
〔発明の実施例〕
以下、図面を参照して本発明の一実施例につき説明する
第3図は実施例方式に係る伝送データのフォーマ、ト例
を示すもので、ここでは符号長が16ビ、トからなる第
1のデータXと、この第1のデータXの有効データ部を
示す2ビツトの第2のデータYとによって構成される。
上記第1のデータXは正負にまたがるデータからなるも
ので、そのビット符号をXlとしたとき、として示され
る。しかして、本方式はこのようにして示される第1の
データX中の各ビット符号が必ずしも1フレームの全て
において有効に作用しないことに着目してなされたもの
である。
即ち今、数値r490Jを示す場合には、これを9ビツ
トで表現することができ、上位7ビツトは、符号ビ、 
) (MSB)を除いて実質的には有効に作用しない。
前記第2のデータYは、このよう表上記第1のデータX
の有効データ部の符号長を示すもので、例えばデータX
の有効長が7ビツト以下の場合にはy=(o、o)、ま
た8〜lOピツトの場合にはY=(0,1)、11〜1
3ピツトの場合にはY=(1,0)、そして14ビット
以上の場合にはY=(1,1)として与えられる。第4
図は、このように定義される第1のデータXと第2のデ
ータYとの関係を示すものでおる。つまシ、第2のデー
タYによって、第1のデータX中の有効データ部が示さ
れ、この5− 一夕部として示されることになる。
かくして、このようなデータX、Yによって構成される
フォーマットのデータを伝送し、これが第5図(a) 
(b) (C)にそれぞれ示すように受信されたものと
すると、受信部では、先ず第2のデータYを解析して第
1のデータX中の有効データ部を検出する。これによっ
て上記データX中の非有効データ部が同時に検出される
ことに寿る。従って第5図(、)に例示する場合、第2
のデータYから有効データ部が10ビツト以下であるこ
と、およびその符号ビット”15がrOJであることか
らビット符号x、3「l」が誤っているこ・とが見出さ
れる。また第5図(b)に例示するものにあっては、第
2のデータYから第1のデータXの有効データ部が7ピ
ツト以下であり、その符号ビットx、5が「l」である
との情報を得る。
この結果、非有効データ部となる上位ビットが「1」で
なければならないと判定され、データ”12 、 ’O
が誤りを生じていることが見出される。
6− つまり、非有効データ部は、その符号ビット”15と同
じビット符号をとると云う原則から、その符号誤りを訂
正することが可能となる。本方式は、基本的にはこのよ
うにして上記非有効データ部の符号誤りを訂正するもの
ではあるが、符号ビ、) 115が誤りを生じていない
と云う保証はガい。具体的には例えば第5図(C)に示
されるように符号ビットx、5が誤りを生じているよう
な場合、この符号ビット”15に従って他のビット符号
を訂正すると、誤シを生じたビット以外のものが訂正さ
れ、全く異ったものとなると云う不具合が生じる。
そこで本方式では、特に非有効r −’z ’s’o 
rJ)レネー〃が全て同じであること、および符号誤シ
が連続して生じる確率が少ないことに着目し、1f2/
) Vり化の数に従ってその訂正処理を施すようにして
いる。同、符号誤りが連続的に生じる場合、その伝送回
線特性が非常に悪く、情報伝送に適しないと云える。し
かし、伝送誤りがバースト状に発生する場合に社、例え
ば情報のインターリーブ処理を施す等すればその誤シを
分散させることができるので、上述したように連続した
符号誤りの発生確率を少なくすることができる。従りて
、このような手法を適宜採用すれば、非有効データ部に
おけるビット符号誤りット符号中の数の多いビットシン
がルと数の少ないビットシンざルをそれぞれ判別し、上
記数の少ないVットシン、−ルを訂正することによって
誤り訂正を効果的に行わしめる。
ちなみに、このような訂正処理は非有効データ部の符号
長が大きい程、訂正能力が高くカる。
例えば上述した例において第2のデータYが(0,0)
で示される場合には、非有効データ部の符号長は9ピツ
トであり、その内の5ピ、トに誤シが生じると誤った訂
正がなされることになる。つまシ4ビットの訂正能力し
か有さないことに女る。然し乍ら、上記誤訂正の発生確
率PMを定量的にみると、 pM= 9c5xp、:’ (t −pe)’となる。
但し、CはコンビネーシWノ演算を示し、P はビット
誤り率を示している。
しかして一般に、非有効ピット数(サインビ、トを含む
)Lが奇数の場合、上記誤訂正の発生確率は となる。′11だ上記ビット数が偶数の場合、ビット符
号が同数であると、訂正することができなくなる。従9
て、この場合も誤訂正に含まれると考えられるから、そ
の確率は となる。第6図はこの関係をグラフ化したものであり、
図中破線で示す特性はpM= p、なる条件の場合であ
る。この第6図から明らかなように、ピット数が2の場
合にはその効果を期待することはできないが、ビット数
のが3以上の場9− 合、たとえビット誤り率P6が10 以上と悪い場合で
あっても、確率にして1桁以上の訂正効果が得られるこ
とが判る。特にピット数が9以上の場合、約6桁もの訂
正効果向上を図ることが可能となる。
第7図は上述した誤シ訂正を実行する処理回路の一例を
示す構成図である。前記第3図に示すフォーマットで伝
送され、受信された信号は端子1よ多入力され、第1の
データXはシフトレジスタ2に、また第2のデータYは
デコーダ3にそれぞれ供給される。デコー/3は、第2
のデータYを解析して前記第1のデータの有効データ部
を識別し、これによって定まる非有効データ部の情報(
上述r、)データ長)をダート回路4および多数決論理
回路5に与えている。
とれによってe−)回路4は、前記シフトレ決論理回路
5に与えている。多数決論理回路5では、非有効データ
部のビット符号を、そのシンMAZE)異なυ別に計数
し、例えば「1」が多10− い場合には「1」を出力し、また「0」が多い場合には
「0」を出力している。カウンタ6は、前記デコーダ3
の解析データを入力して、つまり第2のデータYによっ
て示される有効データ部のビット長情報を入力し、その
ビット数に相当した数だけ、クロック信号CKに従って
rlJデータを出力している。このカウンタ6は前記シ
フトレジスタ2と同期動作するものであり、これによっ
てシフトレジスタ2から読出されるデータ(ビット符号
)が、上記有効データ部のビット数分だけff−)回路
7を介して出力される。
またf−)回路8は、上記ff−ト回路7と逆動作する
ものであり、上記レジスタ2からの有効データの読出し
時には閉塞制御されている。そして、シフトレジスタ2
からの読出しが非有効データ部に代ったときに開成され
、これによって前記多数決論理回路5の出力データがシ
フトレジスタ2がらの読出しデータに代えて出力される
ことになる。従って出力端子9に現われる信号は、第1
のデータXの有効データ部のピッここに非有効データ部
の符号誤りが簡易にして効果的に訂正されることになる
このように本方式によれば、符号長が定まった第1のデ
ータX中の非有効な部分のデータの符号誤りを検査符号
を用いること寿ぐ効果的に訂正することができる。しか
も第2のデータYと云う僅かの冗長によって、これを効
果的に為し得る。故にその訂正能力の飛躍釣力向上を図
ることができ、その実用的利点は絶大である。
また、有効データ部のビット符号の誤りについては、従
来より知られた検査符号を用いることによって、既に非
有効データ部の符号誤りが訂正されているので、これも
良好に訂正することが可能となる。例えば前述したよう
に7ビツトの検査符号を用いた場合、従来方式によれば
3ビツト以上の符号誤りが発生すると、これを検出する
ことができなかったが、上述した非有効データ部に対す
る訂正によって有効データ部の符号誤シが2ビ、ト以下
であることが判明すれば、これを訂正することが可能と
なる。故に本方式に係る訂正処理と従来の検査符号を用
いた誤シ検査を併用すれば、より一層効果的な符号訂正
が可能となる。従って、その実用的利点は絶大でるる。
伺、本発明は上述した実施例に限定されるものではない
。例えば処理回路の構成を種々変形することができ、非
有効データ部のデータのみをレジスタに格納して多数決
論処理するようにしてもよい。また、音声信号のように
標本値間での隣接相聞が強い場合には、幾つかのデータ
(第1のデータX)毎に1つの第2のデータYを与える
ようにしてもよい。この場合、冗長度を更に小さくする
ことができる。また、実施例では、正負にまたがるデー
タを扱ったが、単極性のデータについても同様に実施す
ることができる。この場合、その極性によって数の多い
方のビット符号が自ずと定まるから、これに従って訂正
処理を行うようにすればよい。更には、13− 第1のデータXの有効データ部の長さと第2のデータY
との関係は仕様に応じて定めればよい。
要するに本発明はその要旨を逸脱し外い範囲で種々変形
して実施することができる。
【図面の簡単な説明】
第1図および第2図は従来の検査符号を用いた訂正方式
のデータフォーマ、トをそれぞれ示す図、第3図は本発
明方式の一実施例に係るデータフォーマ、トを示す図、
第4図は第1のデータの有効データ部の長さと第2のデ
ータとの関係を示す図、第5図(、)〜(c)は本方式
による訂正処理の一例を示す図、第6図は誤訂正の発生
確率を示す図、第7図は本方式を実施する処理回路の一
例を示す構成図である。 2・・・レジスタ、3・・・デコーダ、4・・・f−)
回路、5・・・多数決論理回路、6・・・カウンタ、7
.8・・・r−ト回路。 出願人代理人  弁理士 鈴 江、武 彦14− 第7図 東京都渋谷区神南2丁目2番1 号

Claims (1)

    【特許請求の範囲】
  1. 所定の符号長からなる第1のデータに、この第1のデー
    タの有効データ部を示す第2のデータを付加して伝送し
    、受信部では上記第2のデるビット符号中の数の少ない
    方のげツ’J 97fkfIQを数の多い方のσ十体乍
    是にてそれぞれ置換してなることを特徴とする符号訂正
    方式。
JP21040582A 1982-11-30 1982-11-30 符号訂正方式 Granted JPS59100645A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP21040582A JPS59100645A (ja) 1982-11-30 1982-11-30 符号訂正方式
EP19830111843 EP0110352B1 (en) 1982-11-30 1983-11-25 Digital information transmitting system and digital information receiving apparatus
DE8383111843T DE3381425D1 (de) 1982-11-30 1983-11-25 System zur uebertragung von digitalinformationen und empfangseinrichtung fuer digitalinformationen.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21040582A JPS59100645A (ja) 1982-11-30 1982-11-30 符号訂正方式

Publications (2)

Publication Number Publication Date
JPS59100645A true JPS59100645A (ja) 1984-06-09
JPH0259661B2 JPH0259661B2 (ja) 1990-12-13

Family

ID=16588765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21040582A Granted JPS59100645A (ja) 1982-11-30 1982-11-30 符号訂正方式

Country Status (1)

Country Link
JP (1) JPS59100645A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59141845A (ja) * 1983-02-03 1984-08-14 Nippon Hoso Kyokai <Nhk> デジタル信号伝送方式
JPS59176939A (ja) * 1983-03-28 1984-10-06 Hitachi Ltd 符号誤り制御装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59141845A (ja) * 1983-02-03 1984-08-14 Nippon Hoso Kyokai <Nhk> デジタル信号伝送方式
JPH0542188B2 (ja) * 1983-02-03 1993-06-25 Japan Broadcasting Corp
JPS59176939A (ja) * 1983-03-28 1984-10-06 Hitachi Ltd 符号誤り制御装置

Also Published As

Publication number Publication date
JPH0259661B2 (ja) 1990-12-13

Similar Documents

Publication Publication Date Title
US4566105A (en) Coding, detecting or correcting transmission error system
JPH0812612B2 (ja) 誤り訂正方法及び装置
US4858236A (en) Method for error correction in memory system
EP0146637A1 (en) Method of detecting error
US4573155A (en) Maximum likelihood sequence decoder for linear cyclic codes
JPS59100645A (ja) 符号訂正方式
US3144635A (en) Error correcting system for binary erasure channel transmission
Isroil et al. Increasing the Reliability of Full Text Documents Based on the Use of Mechanisms for Extraction of Statistical and Semantic Links of Elements
US20020059548A1 (en) Error detection and correction
JP2732862B2 (ja) データ伝送試験装置
Zulfira et al. Modified Bit Parity Technique for Error Detection of 8 Bit Data
JPS59100646A (ja) 誤り検査方式
JPH01108655A (ja) メモリシステムの読出データ誤り検出方式
US11496241B2 (en) Method and apparatus for data transmission mitigating interwire crosstalk
US4441194A (en) Triple bit non-coherent matched filter receiving system
JPS60116230A (ja) 積符号の復号方法
SU786037A1 (ru) Устройство дл обнаружени и исправлени ошибок
RU44201U1 (ru) Отказоустойчивое запоминающее устройство
JPS59169254A (ja) 符号変換方式
JPH0244921A (ja) 誤り検出回路
JP2547577B2 (ja) 誤り訂正ブロック符号の復号方式
JPH03209925A (ja) 復号器
JPS5848934B2 (ja) エラ−検出訂正方式
EP0257414A2 (en) Fast error detection/correction for command signals
JPH03139733A (ja) ディジタルデータのデータ形式及びそのエラー検出システム