JPH0255948B2 - - Google Patents
Info
- Publication number
- JPH0255948B2 JPH0255948B2 JP1535882A JP1535882A JPH0255948B2 JP H0255948 B2 JPH0255948 B2 JP H0255948B2 JP 1535882 A JP1535882 A JP 1535882A JP 1535882 A JP1535882 A JP 1535882A JP H0255948 B2 JPH0255948 B2 JP H0255948B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive bar
- parallel
- parallel connection
- power transistors
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 5
- 230000001052 transient effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
この発明は電力用トランジスタの並列接続構造
に関するものである。
に関するものである。
電力用トランジスタTr…を第１図のように並
列接続して動作させる場合には、各電力用トラン
ジスタTrのhFEを揃えるなどの対策を講じて各電
力用トランジスタTr間の電流バランスを適正に
とることが、正常な動作を確保する上での必須条
件となる。
列接続して動作させる場合には、各電力用トラン
ジスタTrのhFEを揃えるなどの対策を講じて各電
力用トランジスタTr間の電流バランスを適正に
とることが、正常な動作を確保する上での必須条
件となる。
第２図は複数の電力用トランジスタTr…を並
列運転する場合の接続構造の従来例を示すもの
で、並設した複数の電力用トランジスタTr…間
に導電バーＢを橋架して、各電力用トランジスタ
Tr…の共通電極間をこの導電バーＢでトランジ
スタ並設順序に従つて連続的に接続し、この導電
バーＢの一端部にリード線Ｌを接続して通電する
ようにしている。
列運転する場合の接続構造の従来例を示すもの
で、並設した複数の電力用トランジスタTr…間
に導電バーＢを橋架して、各電力用トランジスタ
Tr…の共通電極間をこの導電バーＢでトランジ
スタ並設順序に従つて連続的に接続し、この導電
バーＢの一端部にリード線Ｌを接続して通電する
ようにしている。
ところが、このような並列接続構造では、各電
力用トランジスタTr…の共通電極に流入あるい
は流出する電流は、導電バーＢの一端部から他
端部にかけて一定方向に流れるため、チヨツピン
グ周波数が高くなるにつれて、通電路のリアクタ
ンスなどに起因してそのオン・オフ動作時すなわ
ち過渡時に生じる電流のアンバランスが無視でき
なくなり、トランジスタ並設数が増大するにつれ
て、その影響はますます大きくなり、正常な並列
運転を行えなくなるという問題点を有する。
力用トランジスタTr…の共通電極に流入あるい
は流出する電流は、導電バーＢの一端部から他
端部にかけて一定方向に流れるため、チヨツピン
グ周波数が高くなるにつれて、通電路のリアクタ
ンスなどに起因してそのオン・オフ動作時すなわ
ち過渡時に生じる電流のアンバランスが無視でき
なくなり、トランジスタ並設数が増大するにつれ
て、その影響はますます大きくなり、正常な並列
運転を行えなくなるという問題点を有する。
したがつて、この発明の目的は、過渡時の電流
アンバランスを抑え良好な並列運転を行うことの
できる電力用トランジスタの並列接続構造を提供
することである。
アンバランスを抑え良好な並列運転を行うことの
できる電力用トランジスタの並列接続構造を提供
することである。
この発明の一実施例を第３図および第４図に示
す。すなわち、この電力用トランジスタの並列接
続構造は、並列配置した複数の電力用トランジス
タTr…と、前記各電力用トランジスタTr…の共
通電極間、すなわち各エミツタ電極間、ベース電
極間およびコレクタ電極間を、それぞれ前記電力
用トランジスタTr…の並列順序に従つて連続的
に接続するエミツタ用、ベース用、コレクタ用の
３本の並列接続用導電バー１…と、これら並列接
続用導電バー１…にそれぞれ対応させて３本設け
られ中間位置にリード線接続部２ａを有し対応す
る前記各並列接続用導電バー１…上にこの並列接
続用導電バー１…との分離間隔をできるだけ小さ
くして重合配置し、その両端部を並列接続用導電
バー１の両端部に接続した分岐電路用導電バー２
…とからなるものである。
す。すなわち、この電力用トランジスタの並列接
続構造は、並列配置した複数の電力用トランジス
タTr…と、前記各電力用トランジスタTr…の共
通電極間、すなわち各エミツタ電極間、ベース電
極間およびコレクタ電極間を、それぞれ前記電力
用トランジスタTr…の並列順序に従つて連続的
に接続するエミツタ用、ベース用、コレクタ用の
３本の並列接続用導電バー１…と、これら並列接
続用導電バー１…にそれぞれ対応させて３本設け
られ中間位置にリード線接続部２ａを有し対応す
る前記各並列接続用導電バー１…上にこの並列接
続用導電バー１…との分離間隔をできるだけ小さ
くして重合配置し、その両端部を並列接続用導電
バー１の両端部に接続した分岐電路用導電バー２
…とからなるものである。
各電力用トランジスタTr…の内部電極の前記
並列接続用導電バー１との電気接続は、前記並列
接続用導電バー１を各電力用トランジスタTr…
に締付固定する端子ねじ３…を介して行われ、前
記端子ねじ３…による前記並列接続用導電バー１
の締付固定部は、他部面域に比して少し低い凹陥
段部１ａとして、端子ねじ３のねじ頭がこの凹陥
段部１ａに嵌没するようにし、この並列接続用導
電バー１の上方に配置される前記分岐電路用導電
バー２との分離間隔をできるだけ狭められるよう
にしている。
並列接続用導電バー１との電気接続は、前記並列
接続用導電バー１を各電力用トランジスタTr…
に締付固定する端子ねじ３…を介して行われ、前
記端子ねじ３…による前記並列接続用導電バー１
の締付固定部は、他部面域に比して少し低い凹陥
段部１ａとして、端子ねじ３のねじ頭がこの凹陥
段部１ａに嵌没するようにし、この並列接続用導
電バー１の上方に配置される前記分岐電路用導電
バー２との分離間隔をできるだけ狭められるよう
にしている。
一方、前記分岐電路用導電バー２のリード線接
続部２ａは、前記並列接続用導電バー１に背向す
る面側に向け突曲加工して、このリード線接続部
２ａに螺着する端子ねじ４のねじ胴部が並列接続
用導電バー対向面側に突出するのを回避し、前記
並列接続用導電バー１の凹陥段部１ａと同様に、
並列接続用導電バー１との分離間隔をできるだけ
狭められるようにしている。
続部２ａは、前記並列接続用導電バー１に背向す
る面側に向け突曲加工して、このリード線接続部
２ａに螺着する端子ねじ４のねじ胴部が並列接続
用導電バー対向面側に突出するのを回避し、前記
並列接続用導電バー１の凹陥段部１ａと同様に、
並列接続用導電バー１との分離間隔をできるだけ
狭められるようにしている。
また、この電力用トランジスタの並列接続構造
では、並列接続される電力用トランジスタTr…
のうち、右半部のトランジスタ群と左半部のトラ
ンジスタ群とで、各共通電極への電路が、並列接
続用導電バー１の右半部と分岐電路用導電バー２
の右半部からなる折り返し分岐電路と、並列接続
用導電バー１の左半部と分岐電路用導電バー２の
左半部からなる折り返し分岐電路とに分かれるた
め、各導電バー１，２の通電量は、電力用トラン
ジスタTr…の定格値、並設数などを同一とした
条件のもとでは、第２図に示す従来例の導電バー
Ｂの場合の通電量の半分となり、したがつてこれ
ら導電バー１，２の厚みは従来例の導電バーＢの
厚みの1/2に設定している。
では、並列接続される電力用トランジスタTr…
のうち、右半部のトランジスタ群と左半部のトラ
ンジスタ群とで、各共通電極への電路が、並列接
続用導電バー１の右半部と分岐電路用導電バー２
の右半部からなる折り返し分岐電路と、並列接続
用導電バー１の左半部と分岐電路用導電バー２の
左半部からなる折り返し分岐電路とに分かれるた
め、各導電バー１，２の通電量は、電力用トラン
ジスタTr…の定格値、並設数などを同一とした
条件のもとでは、第２図に示す従来例の導電バー
Ｂの場合の通電量の半分となり、したがつてこれ
ら導電バー１，２の厚みは従来例の導電バーＢの
厚みの1/2に設定している。
このように構成したため、並列接続される電力
用トランジスタTr…の各共通電極への通電路は、
並列配設される右半部の電力用トランジスタ群に
ついては、分岐電路用導電バー２の右半部と並列
接続用導電バー１の右半部からなる折り返し分岐
電路となり、また左半部の電力用トランジスタ群
については、分岐電路用導電バー２の左半部と並
列接続用導電バー１の右半部からなる折り返し分
岐電路が通電路となり、各折り返し分岐電路にお
ける通電電流が逆向きに並走して、通電に伴うイ
ンダクタンスを相殺し通電路におけるリアクタン
スの発生を効果的に抑制することができ、過渡時
における前記リアクタンスに起因する電流アンバ
ランスを防止し、正常な並列運転を行わせること
ができる。
用トランジスタTr…の各共通電極への通電路は、
並列配設される右半部の電力用トランジスタ群に
ついては、分岐電路用導電バー２の右半部と並列
接続用導電バー１の右半部からなる折り返し分岐
電路となり、また左半部の電力用トランジスタ群
については、分岐電路用導電バー２の左半部と並
列接続用導電バー１の右半部からなる折り返し分
岐電路が通電路となり、各折り返し分岐電路にお
ける通電電流が逆向きに並走して、通電に伴うイ
ンダクタンスを相殺し通電路におけるリアクタン
スの発生を効果的に抑制することができ、過渡時
における前記リアクタンスに起因する電流アンバ
ランスを防止し、正常な並列運転を行わせること
ができる。
また、並列接続用導電バー１の各電力用トラン
ジスタTr…の電極との接続部に凹陥段部１ａを、
分岐電路用導電バー２のリード線接続部２ａに突
曲部をそれぞれ形成して、端子ねじ３のねじ頭
部、端子ねじ４のねじ胴部の突出を抑えるように
したため、前記並列接続用導電バー１と分岐電路
用導電バー２の分離間隔を十分狭めることがで
き、通電に伴う前記インダクタンスの発生を一層
効果的に減殺することができる。
ジスタTr…の電極との接続部に凹陥段部１ａを、
分岐電路用導電バー２のリード線接続部２ａに突
曲部をそれぞれ形成して、端子ねじ３のねじ頭
部、端子ねじ４のねじ胴部の突出を抑えるように
したため、前記並列接続用導電バー１と分岐電路
用導電バー２の分離間隔を十分狭めることがで
き、通電に伴う前記インダクタンスの発生を一層
効果的に減殺することができる。
さらに、各導電バー１，２の配設構成は、電力
用トランジスタTr…の並設位置の中央より左右
に２分した対称位置としたため、収まりがよく、
制御盤などへの取付が容易になる。
用トランジスタTr…の並設位置の中央より左右
に２分した対称位置としたため、収まりがよく、
制御盤などへの取付が容易になる。
以上にように、この発明の電力用トランジスタ
の並列接続構造は、並設した複数の電力用トラン
ジスタと、前記複数の電力用トランジスタの共通
電極間をトランジスタ並設順序によつて連続的に
接続する並列接続用導電バーと、中間位置にリー
ド線接続部を有し前記並列接続用導電バーに対し
並列され自己の両端部を前記並列接続用導電バー
の両端部に接続した分岐電路用導電バーとを備え
たものであるため、並列接続される電力用トラン
ジスタのうち右半部のトランジスタ群について
は、分岐電路用導電バーの右半部および並列接続
用導電バーの右半部からなる折り返し分岐電路が
通電路となり、左半部のトランジスタ群について
は、分岐電路用導電バーの左半部および並列接続
用導電バーの左半部からなる折り返し分岐電路が
通電路となつて、各通電路でリアクタンスの発生
が抑制され、このリアクタンスに起因する過渡時
における電流アンバランスの発生を防止し、正常
な並列運転を行うことができるという効果を有す
る。
の並列接続構造は、並設した複数の電力用トラン
ジスタと、前記複数の電力用トランジスタの共通
電極間をトランジスタ並設順序によつて連続的に
接続する並列接続用導電バーと、中間位置にリー
ド線接続部を有し前記並列接続用導電バーに対し
並列され自己の両端部を前記並列接続用導電バー
の両端部に接続した分岐電路用導電バーとを備え
たものであるため、並列接続される電力用トラン
ジスタのうち右半部のトランジスタ群について
は、分岐電路用導電バーの右半部および並列接続
用導電バーの右半部からなる折り返し分岐電路が
通電路となり、左半部のトランジスタ群について
は、分岐電路用導電バーの左半部および並列接続
用導電バーの左半部からなる折り返し分岐電路が
通電路となつて、各通電路でリアクタンスの発生
が抑制され、このリアクタンスに起因する過渡時
における電流アンバランスの発生を防止し、正常
な並列運転を行うことができるという効果を有す
る。
第１図は電力用トランジスタの並列接続回路
図、第２図は従来例の正面図、第３図および第４
図はそれぞれこの発明の一実施例を示す正面図お
よび斜視図である。 １……並列接続用導電バー、１ａ……凹陥段
部、２……分岐電路用導電バー、２ａ……リード
線接続部、３，４……端子ねじ、Tr……電力用
トランジスタ。
図、第２図は従来例の正面図、第３図および第４
図はそれぞれこの発明の一実施例を示す正面図お
よび斜視図である。 １……並列接続用導電バー、１ａ……凹陥段
部、２……分岐電路用導電バー、２ａ……リード
線接続部、３，４……端子ねじ、Tr……電力用
トランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 並設した複数の電力用トランジスタと、前記
複数の電力用トランジスタの共通電極間をトラン
ジスタ並設順序に従つて連続的に接続する並列接
続用導電バーと、中間位置にリード線接続部を有
し前記並列接続用導電バーに対し並設され自己の
両端部を前記並列接続用導電バーの両端部に接続
した分岐電路用導電バーとを備えた電力用トラン
ジスタの並列接続構造。 ２ 前記分岐電路用導電バーは、前記並列接続用
導電バーとの分離間隔を可及的に小さく設定して
前記並列接続用導電バー上に重合配置したもので
ある特許請求の範囲第１項記載の電力用トランジ
スタの並列接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1535882A JPS58131759A (ja) | 1982-01-30 | 1982-01-30 | 電力用トランジスタの並列接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1535882A JPS58131759A (ja) | 1982-01-30 | 1982-01-30 | 電力用トランジスタの並列接続構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58131759A JPS58131759A (ja) | 1983-08-05 |
| JPH0255948B2 true JPH0255948B2 (ja) | 1990-11-28 |
Family
ID=11886574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1535882A Granted JPS58131759A (ja) | 1982-01-30 | 1982-01-30 | 電力用トランジスタの並列接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58131759A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63108649U (ja) * | 1986-12-27 | 1988-07-13 | ||
| JPH073851B2 (ja) * | 1988-01-28 | 1995-01-18 | 富士電機株式会社 | パワートランジスタの並列接続方法 |
| US9899328B2 (en) | 2014-02-11 | 2018-02-20 | Mitsubishi Electric Corporation | Power semiconductor module |
-
1982
- 1982-01-30 JP JP1535882A patent/JPS58131759A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58131759A (ja) | 1983-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5132896A (en) | Inverter unit with improved bus-plate configuration | |
| US6441317B1 (en) | Semiconductor module and inverter device | |
| JP4490041B2 (ja) | 電力用半導体装置 | |
| JPS6393126A (ja) | 半導体装置 | |
| JPH09308267A (ja) | バスバーとコンデンサの組付け構造 | |
| JPH06261556A (ja) | 半導体スイッチ装置 | |
| JPH06233554A (ja) | インバータ装置 | |
| JP2576552B2 (ja) | インバータの素子配列 | |
| US6552429B2 (en) | Power switching semiconductor device with suppressed oscillation | |
| JPH0255948B2 (ja) | ||
| JPH07170723A (ja) | 半導体スタック | |
| JPH073851B2 (ja) | パワートランジスタの並列接続方法 | |
| JPH09274904A (ja) | バッテリアレイの配線方法 | |
| JPH1094256A (ja) | 電力変換素子モジュール | |
| JPH04133669A (ja) | 電圧形インバータの接続構造 | |
| JPS635372Y2 (ja) | ||
| JPH0347265Y2 (ja) | ||
| JP2000295864A (ja) | 電力変換装置 | |
| US5185652A (en) | Electrical connection between buses on a semiconductor integrated circuit | |
| JPH11262115A (ja) | 分電盤及びそれに用いる分岐回路遮断器 | |
| JPH06327266A (ja) | 半導体電力変換装置 | |
| JPH0625853Y2 (ja) | 分電盤の分岐回路しや断器装置 | |
| JP2543166Y2 (ja) | 電力変換装置 | |
| JPH06342872A (ja) | 半導体装置 | |
| JPS5833813A (ja) | 電源トランスユニツト |