JPH0254554A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 Ｓ　ＯＩ　　（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎ５ｕｌａｔ
ｏｒ）基板を使用して製造され、埋め込み絶縁膜をもっ
て素子分離されてなる半導体装置およびその製造方法の
改良に関し、 ＳＯ１基板を構成する絶縁体膜の下層をなす導電性基板
を導電材として有効利用することによって、上層に形成
される配線の錯綜を緩和し、多層配線を少なくして信幀
性を向上するように改良した半導体装置およびその製造
方法を提供することを目的とし、 導電性基板上に絶縁体膜が形成され、この絶縁体膜上に
導電性の半導体層が形成され、この半導体層中に素子本
体が形成されており、この素子本体を囲んで、底部は前
記の絶縁体膜と接触する素子分離用溝が設けられ、この
素子分離用溝は、充てん材により埋め込まれている半導
体装置において、前記の素子分離用溝を埋め込む充てん
材内には前記の導電性の半導体層表面から前記の絶縁体
膜にまで達する導電性充てん材の領域が設けられ、且つ
、前記の導電性基板上に形成された絶縁体膜には、前記
の導電性充てん材と前記の導電性基板とを導通させる開
口が設けられている半導体装置をもって構成される。

〔産業上の利用分野〕

本発明は、Ｓ　ＯＩ　（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎ５
ｕｌａｔｏｒ）基板を使用して製造され、埋め込み絶縁
膜をもって素子分離される半導体装置の改良とその製造
方法の改良とに関する。特に、ＳＯ＋基板を構成する絶
縁体膜の下層をなし、構造材としての機能を有する導電
性基板を導電材としても有効利用しうるようにする改良
に関する。

［従来の技術］ 半導体集積回路においては、同一基板内に形成される多
数の素子相互間を電気的に分離する必要があるが、伝統
的には、Ｐ−Ｎ接合部に逆バイアス電圧をかけるＰ−Ｎ
接合分離方式が使用されている。しかしながら、この方
式においては、Ｐ−Ｎ接合部に逆バイアス電圧が加えら
れるため、形成される素子の電位の選択に制限が加えら
れるという欠点がある。

この欠点を排除するためにＳｏｌ方式が開発された。こ
れは、本来はサファイヤ等の天然宝石よりなる結晶性絶
縁物基板上にシリコン単結晶層をエピタキシャル成長し
て、これをメサ状に形成し、そこに素子を形成するもの
で、素子分離の必要がない方式である。しかし、天然宝
石を使用するため、ばらつきが避けられず、また、経済
的にも不利益をともなうので、人工的に結晶性絶縁物を
製造する研究が進められ、代表的なものとしてマグネシ
ャスピネル等が開発された。しかし、マグネシャスピネ
ル等よりなる絶縁性基板上に形成されるシリコン層には
結晶欠陥の発生が避けられないのが現状である。

この欠点を解決する手段として、２枚のシリコン基板を
酸化膜を介してはり合わせる方法が開発された。この方
式のＳｏ　Ｉｉ板の製造方法について、以下に図面を参
照して説明する。

第２図参照 この方法は、表面を酸化して０　、５　Ｉｆｆ鳳厚程度
の二酸化シリコン膜２の形成された厚さ５００ｎ程度の
２枚のシリコン基板１と３１とを重ね合わせ、加熱電源
１０１を使用して加熱しながら、パルス電圧発生電源１
０２の発生するパルス状電圧を２枚のシリコン基板１と
３１とに印加し、静電圧力を利用して２枚のシリコン基
板１と３１とを二酸化シリコン膜２を介して圧着する方
法である。

第３図参照 一方のシリコン基板例えばシリコン基板３１を研磨して
１〜２ｎＷＬとし、その上に単結晶シリコン層３２をエ
ピタキシャル成長し、シリコン基板３１とシリコン層３
２とからなる半導体層３が二酸化シリコン膜よりなる絶
縁体膜２上に形成されたＳｏｌ基板が完成する。

第４図、第５図参照 第５図は第４図の平面図である。

この場合の素子分離の方法としては、半導体層３を絶縁
体膜２上にメサ状に形成する方法もあるが、広く使用さ
れるプレーナ型トランジスタを製造する場合には、埋め
込み絶縁層をもって素子分離を行う、この方法は、素子
本体を囲んで底部は絶縁体膜２と接触する素子分離用溝
５を形成するもので、素子分離用溝５は絶縁膜１３を介
して充てん材１４をもって埋め込まれる。

〔発明が解決しようとする課題〕

ところで、集積回路の集積度の向上は、永遠の！ＩＩ！
Ｊｌであり、高集積化が進むにつれ、配線が錯綜するこ
とは避けられず、多層配線が必要となる。

しかし、多層配線は段差部において断線等が発生するこ
とがあるので、できるだけ避けたい手段である。

本発明の目的は、Ｓｏｌ基板を使用して製造され、埋め
込み絶縁膜をもって素子分離される半導体装置において
、Ｓｏｌ基板を構成する絶縁体膜の下層をなし、本来的
には構造材とに機能する導電性基板を、導電材としても
有効利用することによって、上層に形成される配線の錯
綜を緩和し、多層配線を少なくして信鎖性を向上するよ
うに改良した半導体装置およびその製造方法を提供する
ことにある。

〔課題を解決するための手段〕

上記二つの目的のうち、第１の目的（半導体装置）は、
導電性基板（１）上に絶縁体膜（２）が形成され、この
絶縁体１１！Ｉ（２）上に導電性の半導体層（３）が形
成され、この半導体層（３）中に素子本体（４）が形成
されており、この素子本体（４）を囲んで、底部は前記
の絶縁体膜（２）と接触する素子分離用溝（５）が設け
られており、この素子分離用溝（５）は、充てん材（１
４）により埋め込まれている構成を有する半導体装置に
おいて、前記の素子分離用溝（５）を埋め込む充てん材
（１４）内には前記の導電性の半導体層（３）表面から
前記の絶縁体１ｔ！（２）にまで達する導電性充てん材
（１５１”）の領域が設けられ、且つ、前記の導電性基
板上に形成された絶縁体膜（２）には、前記の導電性充
てん材（１５１）と前記の導電性基板（１）とを導通さ
せる開口（２１）が設けられている半導体装置によって
達成される。

上記二つの目的のうち、第２の目的（半導体装置の製造
方法）は、導電性基板（１）上に絶縁体膜（２）が形成
され、この絶縁体膜（２）上に導電性の半導体層（３）
が形成されている積層体上に、選択的にマスク層を形成
し、このマスク層をマスクとして前記の導電性の半導体
１１１（３）をエツチングし、前記の絶縁体膜（２）に
達する第１の溝（１２）と、この第１の溝（１２）より
も幅の広い第２の溝（１２１）とを形成する工程と、絶
縁物層（１４）を形成することにより、前記の第１の溝
（１２）内を前記の絶縁物層（１４）をもって埋め込む
とともに前記第２の溝（１２１）内の側壁及び底部上に
前記の絶縁物層（１４）を形成する工程と、前記の絶縁
物層　（１４）を異方性エツチングすることにより、前
記の第２の溝（１２１）の底部に形成された前記の絶縁
物層（１４）の一部を除去し、前記の底部を露出させる
工程と、前記の第２の溝（１２１）内の露出された底部
を選択的にエツチングすることにより、前記の絶縁体Ｉ
Ｉ！！！（２）に前記の導電性基板（１）まで達する開
口部（２１）を設ける工程と、この開口部（２１）及び
前記の第２の溝（１２１）の未充てん部を第２の絶縁物
層Ｉ　（１５）で埋め込む工程と、前記の第２の絶縁物
層（１５）に対し、選択的に前記の導電性基板（１）と
同一導電型の不純物を注入することにより前記の第２の
絶縁物層（１５）を導電性充てん材（１５１）に転損す
る工程とを含む半導体装置の製造方法によって達成され
る。

〔作用〕

本発明に係る半導体装置およびその製造方法においては
、素子分離用溝５に埋め込まれた充てん材１４の一部領
域にｉｔ性の半導体層３の表面から絶縁体膜２に設けら
れた開口２１を介して導電性基板ｌに達する導電性充て
ん材１５１が形成されるので、集積度に殆ど不利益を与
えることなく、半導体装置の周囲を囲んで設けられる埋
め込み絶縁膜型素子分離領域の任意の領域に対応する領
域において導電性基板１を導電材として使用することが
可能となる。この結果、表面配線の錯綜が緩和され、多
層配線が減少し、信転性が向上する。

〔実施例〕

以下、図面を参照しつ＼、本発明の一実施例に係る半導
体装置およびその製造方法について説明する。

第１ａ図参照 それぞれ、表面に０．５〜１　、＋ｎ厚程度の二酸化シ
リコン膜２が形成された厚さ５００〜６００ｎ程度のｐ
型シリコン基板ｌとｎ型シリコン基板３１とを重ね合わ
せた後、８００°Ｃ程度に加熱し、ｐ型シリコン基板１
とｎ型シリコン基板３１との間にパルス状の電圧を加え
、この時発生する静電圧力を利用して両シリコン基板ｌ
と３１とを二酸化シリコン膜２を介して圧着する。

第１ｂ図参照 ｎ型シリコン基板３１を研磨とウェットエツチングとを
使用して１〜２ｐｍ厚程度まで薄くシ、ｎ型の不純物で
あるヒ素等を高濃度に拡散してｎ゛型シリコン層３１と
した後、その上にエピタキシャル成長法を使用してｎ−
型のシリコン層３２を１〜３Ｑ厚に成長する。この結果
、ｐ型シリコン基板よりなる導電性基板ｌ上に二酸化シ
リコン膜よりなる絶縁体膜２が存在し、その上にｎ°梨
型シリン層３１とｎ−型シリコン層３２とからなる半導
体層３が存在する５ｏｒｅ板が完成する。

第１ｃ図、第１ｄ図参照 第１ｄ図は第１ｃ図の平面図である。

半導体層３上にＣＶＤ法を使用して、 ５００〜ｉ、ｏｏｏ人厚人工酸化シリコン層８と１　、
５００〜２．５００人厚０窒化シリコン層９とｓ、ｏｏ
ｏ〜１０、０００人厚０多結晶シリコン層１０と１０，
０００〜２０、０００人厚０多ン珪酸ガラス層１１とを
連続して形成し、素子分離領域形成領域に開口を「する
レジストマスク（図示せず）を使用し、４７フ化炭素ガ
ス等と４塩化炭素ガス等と４フツ化炭素ガス等とを順次
切り換えて使用するりアクティブイオンエンチングをな
し、第１の溝１２と、第１の溝より幅の広い第２の溝１
２１とからなる閉鎖された溝を形成する。１例として、
第１の溝１２の幅は約１ｎとし、第２の溝１２１の幅は
約３ｎとする。

第１ｅ図参照 一部幅の広い第２の溝１２１と第１の溝１２とが形成さ
れた二酸化シリコンＮ８と窒化シリコン層９と多結晶シ
リコン層１０とリン珪酸ガラス層１１との積層体をマス
クとして４塩化炭素ガス等を使用して半導体層３に異方
性ドライエツチングをなし、第１の溝１２と第２の溝１
２１とを絶縁体膜２に達するまで堀り下げる。

第１ｆ図参照 リン珪酸ガラス層１１をバッファフッ酸等を使用して除
去し、全面を酸化して５００〜３，０００人厚０多酸化
シリコン層１３を形成し、次いで、ＣＶＤ法を使用して
約０．７ｎ厚の多結晶シリコン１１１４を形成する。こ
の時、第１の溝１２は多結晶シリコン層１４をもって１
里め込まれる。

第１ｇ図参照 ４塩化炭素ガス等を使用した異方性ドライエツチング法
を使用して、多結晶シリコン層１４をエツチングし、第
１の溝１２内と幅の広い第２の溝１２１の側壁部とに多
結晶シリコン層１４を残留する。この時、第２の溝１２
１の中央領域には絶縁体膜２が露出する。

第１ｈ図参照 多結晶シリコン層１０と多結晶シリコン層１４とをマス
クとして、４フツ化炭素ガス等を使用したドライエツチ
ングをなし、第２の溝１２１に露出する二酸化シリコン
層よりなる絶縁体膜２をｐ型シリコン基板よりなる導電
性基板ｌが露出するまでエツチング除去して開口２１を
形成する。この時、多結晶シリコン層１０の表面に形成
されている二酸化シリコン膜１３も除去される。

第１ｉ図参照 ＣＶＤ法を使用し、第２の溝１２１の中央部と絶縁体膜
２の開口２１とを埋めて多結晶シリコン層１５を形成す
る。

第１ｊ図参照 窒化シリコン層９が露出するまで、表面を研磨し、少な
くとも多結晶シリコン層１５上に開口を有する多結晶シ
リコン層１５上とその周囲の多結晶シリコン層１４の一
部との上に開口を有するレジストマスク１６を形成し、
ボロン等のｐ型の不純物を注入エネルギー約６０ＫｅＶ
・ドーズ量的Ｉ　Ｘｌ０１ｓｃ＋ａ−’をもってイオン
注入し、多結晶シリコン層１５を導電性多結晶シリコン
層１５１に転換する。

第１に図、第１１図参照 第１１図は第１に図のＡ−Ａ断面図である。

レジストマスク１６を除去し、窒化シリコン層９をマス
クとして酸化し、多結晶シリコン層１４・１５１上に厚
い二酸化シリコン層１７を形成した後、窒化シリコン層
９を熱リン酸等を使用して除去する。

この結果、ｐ型シリコン基板よりなる導電性基板１上に
二酸化シリコン膜よりなる絶縁体膜２が存在し、その上
にｎ０型シリコン１１１３１とｎ−型シリコンｌ１３２
とからなる半導体層３が存在し、素子形成領域４の周囲
には多結晶シリコン層よりなる充てん材１４をもって埋
められた素子分離用溝５と、充てん材１４の中に、導電
性基板１と半導体層３の表面とを導通するｐ型子結晶シ
リコン層よりなる導電性充てん材１５１とが存在するこ
とになる。

第１ｍ図参照 素子形成領域４に一例としてバイポーラトランジスタを
形成する場合について説明する。コレクタ電極コンタク
ト傾城形成領域に開口を有するレジストマスク（図示せ
ず）を形成してリン等のｎ型不純物を拡散してコレクタ
電極コンタクト領域１８を形成し、ベース形成領域に開
口を有するレジストマスク（図示せず）を形成してボロ
ン等のｐ型不純物をイオン注入してベース１９を形成し
、二酸化シリコンＮ８にエミッタ電極形成用開口と、ベ
ース電極形成用開口と、コレクタ電極形成用開口とを形
成し、二酸化シリコン層１７に基板コンタクト電極用開
口を形成し、エミッタ形成領域に開口を有するレジスト
マスク（図示せず）を形成してヒ素等のｎ型不純物をイ
オン注入してエミッタ２０を形成し、全面にアルミニウ
ム膜を形成してこれをパターニングし、エミッタ電極Ｅ
とベース電極Ｂとコレクタ電橋Ｃと基板コンタクト電極
７とを形成する。

〔発明の効果〕

以上説明せるとおり、本発明に係る半導体装置の製造方
法は、導電性基板（１）上にｗＡ縁体膜（２）が形成さ
れ、この絶縁体Ｍ（２）上に導電性の半導体層（３）が
形成されている積層体上に、選択的にマスク層を形成し
、このマスク層をマスクとして前記の導電性の半導体層
（３）をエツチングし、前記の絶縁体１＊（２）に達す
る第１の溝（１２）と、この第１の溝（１２）よりも幅
の広い第２の溝（１２１）とを形成する工程と、絶縁物
層（１４）を形成することにより、前記の第１の溝（１
２）内を前記の絶縁物層（１４）をもって埋め込むとと
もに前記第２の溝（１２１）内の側壁及び底部上に前記
の絶縁物層（１４）を形成する工程と、前。

記の絶縁物層（１４）を異方性エツチングすることによ
り、前記の第２の溝（１２１）の底部に形成された前記
の絶縁物層（１４）の一部を除去し、前記の底部を露出
させる工程と、前記の第２の溝（１２１）内の露出され
た底部を選択的にエツチングすることにより、前記の絶
縁体膜（２）に前記の導電性基板（１）まで達する開口
部（２１）を設ける工程と、この開口部（２１）及び前
記の第２の溝（１２１）の未充てん部を第２のｗＡ縁物
層（１５）で埋め込む工程と、前記の第２の絶縁物層（
１５）に対し、選択的に前記の導電性基板（１）と同−
ＮＬｔ型の不純物を注入することにより前記の第２の絶
縁物層（１５）を導電性充てん材（１５１）に転換する
工程とを含むこと＼されており、その結果、本発明に係
る半導体装置の製造方法によって達成される半導体装置
は、ｉ電性基板上に絶縁体膜を介して半導体層が形成さ
れ、この半導体層に形成される素子本体を囲んで素子分
離用溝が形成されている半導体装置において、この素子
分離用溝の一部領域を利用して、導電性基板と半導体層
とが導電性充てん材をもって導通されているので、半導
体装置の周囲を囲んで設けられる埋め込み絶縁膜型素子
分離令賃域の任意の領域に対応する領域において導電性
基板を導電材として使用することが可能となり、表面配
線の錯綜を緩和して多層配線を少なくし、半導体装置の
信幀性を向上することができる。しかも、集積度には殆
ど不利益を与えることがない。

【図面の簡単な説明】

第１ａ図〜第１１図は、本発明の一実施例に係る半導体
装置の工程図である。 第１ｍ図は、本発明の一実施例に係る半導体装置の断面
図である。 第２図、第３図は、はり合わせによるＳｏｌ基板製造の
工程図である。 第４図、第５図は、従来技術に係るＳｏｌ基板の素子分
離構造図である。 導電性基板（ｐ型シリコン層板）、 絶縁体膜（二酸化シリコン膜）、 開口、 半導体層、 ｎ型シリコン基板（ｎ”型シリコン層）、ｎ−型シリコ
ン層、 素子本体、 素子分離用溝、 電極、 二酸化シリコン層、 窒化シリコン層、 多結晶シリコン層、 リン珪酸ガラス層、 第１の溝、 ・第２の溝、 二酸化シリコン層、 充てん材（絶縁物層、多結晶シリコン層）第２の絶縁物
層（多結晶シリコン層）、１５１　　・・・導電性充て
ん材（ｐ型子結晶シリコンＩＩ）、 レジストマスク、 二酸化シリコン層、 コレクタ電極コンタクト領域、 ベース、 エミッタ、 ・加熱電源、 ・パルス電圧発生電源。 工程図 第１ａ図

Claims (1)

1. 【特許請求の範囲】 ［１］導電性基板（１）上に絶縁体膜（２）が形成され
   、 該絶縁体膜（２）上に導電性の半導体層（３）が形成さ
   れ、 該半導体層（３）中に素子本体（４）が形成されてなり
   、 該素子本体（４）を囲んで、底部は前記絶縁体膜（２）
   と接触する素子分離用溝（５）が設けられ、 該素子分離用溝（５）は、充てん材（１４）により埋め
   込まれている 構成を有する半導体装置において、 前記充てん材（１４）内には前記導電性の半導体層（３
   ）表面から前記絶縁体膜（２）にまで達する導電性充て
   ん材（１５１）が設けられ、且つ、前記絶縁体膜（２）
   には、前記導電性充てん材（１５１）と前記導電性基板
   （１）とを導通させる開口（２１）が設けられてなる ことを特徴とする半導体装置。 ［２］導電性基板（１）上に絶縁体膜（２）が形成され
   、該絶縁体膜（２）上に導電性の半導体層（３）が形成
   されてなる積層体上に、選択的にマスク層を形成し、該
   マスク層をマスクとして前記導電性の半導体層（３）を
   エッチングし、前記絶縁体膜（２）に達する第１の溝（
   １２）と、該第１の溝（１２）よりも幅の広い第２の溝
   （１２１）とを形成する工程と、 絶縁物層（１４）を形成することにより、前記第１の溝
   （１２）内を前記絶縁物層（１４）をもって埋め込むと
   ともに前記第２の溝（１２１）内の側壁及び底部上に前
   記絶縁物層（１４）を形成する工程と、前記絶縁物層（
   １４）を異方性エッチングすることにより、前記第２の
   溝（１２１）の底部に形成された前記絶縁物層（１４）
   の一部を除去し、前記底部を露出させる工程と、 前記第２の溝（１２１）内の露出された底部を選択にエ
   ッチングすることにより、前記絶縁体膜（２）に前記導
   電性基板（１）まで達する開口部（２１）を設ける工程
   と、 該開口部（２１）及び前記第２の溝（１２１）の未充て
   ん部を第２の絶縁物層（１５）で埋め込む工程と、前記
   第２の絶縁物層（１５）に対し、選択的に前記導電性基
   板（１）と同一導電型の不純物を注入することにより前
   記第２の絶縁物層（１５）を導電性充てん材（１５１）
   に転換する工程と を含むことを特徴とする半導体装置の製造方法。