JPH0582634A - 複合化半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】１対の半導体基板を誘電体分離用の酸化膜をは
さんで相互に接合し酸化膜に開口された接続部を介し両
半導体基板を電気的に接続する複合化半導体基板を接続
部の電気的接続を改善しながら経済的に製造する。 【構成】一方の半導体基板１の表面に耐酸化性のマスク
膜Ｍを接続部Ｃ用のパターンで形成し、基板１の表面を
酸化してマスク膜Ｍ以外の部分に酸化膜３を被着し、酸
化膜３を残しかつマスク膜Ｍの下側の基板１の半導体面
を露出させるように研磨した上で、この研磨面に他方の
半導体基板２を接合して複合化半導体基板10とすること
により、両半導体基板１と２を誘電体分離用の酸化膜３
で絶縁しながら接続部Ｃで基板１の半導体部分1bを介し
低い電気抵抗で接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は縦形の電力用半導体デバ
イスを含む集積回路等を作り込むため誘電体分離される
半導体基板ないしウエハであって、１対の半導体基板を
誘電体分離用の酸化膜を挟んで接合しかつ酸化膜に開口
された接続部を介して両半導体基板を電気的に接続して
なる複合化半導体基板の製造方法に関する。

【０００２】

【従来の技術】周知のように、半導体集積回路用のウエ
ハはその内部が集積回路の回路要素や回路部分を振り分
けて作り込むべき複数個の半導体領域に分割され、この
ための分割手段としてはいわゆる接合分離法が一般的で
あるが、例えば電動機駆動用のインバータの集積回路で
は、５Ｖ程度の電源電圧で動作する低圧回路と数百Ｖの
電源電圧で動作する電力用半導体デバイスを含む高圧回
路を作り込むので両電圧回路部を互いに確実に絶縁分離
する必要があり、このため半導体領域を誘電体膜により
相互に絶縁する誘電体分離法によるウエハが用いられ
る。この誘電体分離ウエハにも、大別して多結晶半導体
をその基体とするものと１対の半導体基板を酸化膜を挟
んで相互に接合するものがあるが、電力用半導体デバイ
スを含む集積回路には後者のいわゆる基板接合形が適
し、本発明はこの種の誘電体分離ウエハとするに適する
複合化半導体基板に関する。

【０００３】さて、この基板接合形の誘電体分離ウエハ
ではふつうその１対の半導体基板が酸化膜によって相互
に完全に絶縁され、この構造でも集積回路内の縦形の半
導体デバイスをその一方の半導体基板側に作り込むこと
は可能であるが、デバイスの端子をすべてウエハの表面
側から導出するのでオン抵抗が高くなる問題があり、デ
バイスの電流容量が１Ａ程度以上に大きくなると端子を
ウエハの裏面側からも導出する必要が生じ、このため１
対の半導体基板の接合面の酸化膜の要所に開口を設けて
その中で両半導体基板を相互に接続する構造が採用され
る。図５にこの構造の誘電体分離ウエハに集積回路を作
り込んだ状態を示す。

【０００４】図５に断面で示す誘電体分離ウエハ20は１
対の半導体基板１と２を酸化膜３を介し相互に接合した
上述の基板接合形であるが、酸化膜３の一部に開口を設
けて基板１と２をこの開口内の接続部Ｃで接合する。半
導体基板２にはその表面からトレンチ状の溝11を酸化膜
３に達するように掘り込んでその溝面を誘電体膜12で覆
いかつ溝内に多結晶半導体13を充填することにより、半
導体基板２が複数個の半導体領域21,22,23等に誘電体分
離されている。

【０００５】かかる誘電体分離ウエハ20の半導体領域21
〜23等には集積回路を構成する回路要素や回路部分がそ
れぞれ作り込まれるが、図５では半導体基板１と接続部
Ｃを介して接続された半導体領域21には電力用半導体デ
バイスの例として縦形構造のｎチャネル電界効果トラン
ジスタ31が作り込まれ、半導体基板１から酸化膜３によ
り絶縁された半導体領域22と23には低圧回路用の例とし
てｎチャネル電界効果トランジスタ32とｐチャネル電界
効果トランジスタ33が図示の例では横形構造でそれぞれ
作り込まれている。

【０００６】この内の低圧側のトランジスタ32と33では
ソースＳとドレインＤとゲートＧの端子がすべてウエハ
10の表面側から導出されるが、電力用のトランジスタ31
ではドレイン端子Ｄが前述のようにウエハ10の裏面側か
ら導出される。なお、半導体基板１から絶縁された半導
体領域22や23には図のように単一のトランジスタ32や33
を作り込むだけでなく、低圧用の複数の回路要素からな
る集積回路の回路部分が適宜作り込まれるが、半導体基
板１と接続された半導体領域21には原則的にはトランジ
スタ31のような単一の電力用半導体デバイスが作り込ま
れ、集積回路が複数の電力用デバイスを含む場合にはウ
エハ10の裏面側のそれらの例えば前述のドレイン端子Ｄ
等はすべて共通接続される。

【０００７】この図５のような基板接合形の誘電体分離
ウエハ20の従来の製造方法を図６に主な工程ごとの状態
で示す。図６(a) の一方の半導体基板１はウエハ20の基
体となるもので、その表面に酸化膜３を厚めの膜厚で付
けた上で前述の接続部Ｃ用の開口3aをフォトエッチング
により明け、かつ酸化膜３をマスクとして開口3a内に露
出する半導体基板１の表面をエッチングして浅い凹所1a
を作る。次の図６(b)の工程では単結晶性のエピタキシ
ャル層５を開口3a内に露出する凹所1aの半導体基板１に
連続するように成長させて凹所1aと開口3aを埋め込み、
さらにその表面から研磨していって酸化膜３上からエピ
タキシャル層５を除去するとともにその全面を鏡面に仕
上げる。凹所1aと開口3a内のエピタキシャル層５はもち
ろんこの研磨後にも次の図６(c) に示す接続部Ｃ用に残
される。

【０００８】図６(c) の工程では、半導体基板１側の上
述の研磨面に他方の半導体基板２の研磨面を合わせて両
者を吸着させた状態で高温熱処理を施すことにより、半
導体基板１と２を酸化膜３と接続部Ｃのエピタキシャル
層５を介して相互に接合して複合化された半導体基板10
とする。この複合化半導体基板10がもつ２個の表面のい
ずれを集積回路を作り込む側としてもよいが、例えば半
導体基板２側から作り込むこととしてこれを集積回路に
適する数十μｍの厚みに研磨する。

【０００９】次の図６(d) の工程ではこの半導体基板２
の表面から溝11を酸化膜３に達するようトレンチ状に掘
り込んでそれを複数個の半導体領域21〜23に分割し、溝
面に誘電体分離用の酸化膜等の誘電体膜12を付け、かつ
溝内に多結晶半導体13を充填して誘電体分離ウエハ20と
する。なお、単結晶性のエピタキシャル層５は上述の接
合工程で半導体基板１および２と一体化され、それに対
応する接続部Ｃを介し半導体領域21が半導体基板１と電
気的に接続される。

【００１０】

【発明が解決しようとする課題】しかしながら、上述の
製造方法では半導体領域21と半導体基板１の間の電気的
接続が不充分になりやすい問題がある。これは、前述の
図６(b) の工程においてエピタキシャル層５が半導体基
板１の凹所1a内では良好な単結晶性で成長するが酸化膜
３に接する面から電気抵抗の高い多結晶半導体が成長す
るため、図６(c)の複合化半導体基板10に接合した後の
エピタキシャル層５に多結晶が混入すると単結晶性が低
下して接続部Ｃの電気的接続抵抗が高くなるためであ
る。従って、従来方法では複合化半導体基板10の製造歩
留まりが低下して高価につきやすい。また、図６(a) の
工程で酸化膜３に開口3aを明けた後に半導体基板１に凹
所1aを掘り込むので余分に手間が掛かり、図６(b) の工
程後も酸化膜３上からエピタキシャル層５だけを慎重に
研磨して除去するのに手間が掛かるので、複合化半導体
基板10が一層高価につく。本発明の課題は従来技術がも
つかかる問題点に鑑み、基板接合構造の複合化半導体基
板の接続部を介する基板間の電気的接続を向上しかつこ
れを経済的に製造できるようにすることにある。

【００１１】

【課題を解決するための手段】前述のように１対の半導
体基板を酸化膜を挟んで相互に接合して酸化膜に所定パ
ターンで開口された接続部を介し両半導体基板を電気的
に接続してなる複合化半導体基板を製造するに際し、本
願の第１の発明では一方の半導体基板の表面に耐酸化性
のマスク膜を接続部用パターンで形成し，一方の基板の
表面を酸化してマスク膜で覆われた以外の部分に酸化膜
を被着し，一方の基板の表面を酸化膜を残しかつマスク
膜の下の半導体面を露出させるよう研磨した上で，一方
の半導体基板の研磨面に他方の半導体基板を接合するこ
とにより、本願の第２の発明では一方の半導体基板の表
面に酸化膜を接続部用の開口を備えるパターンで形成
し，この開口内の半導体面と酸化膜の上に多結晶半導体
を成長させ，多結晶半導体の表面を研磨した上で，多結
晶半導体の研磨面に他方の半導体基板を接合することに
より前項に述べた所期の課題が解決される。

【００１２】なお、複合化半導体基板にされる一方と他
方の半導体基板は同じ導電形とするのがふつうである
が、誘電体分離後に作り込むべき縦形の電力用半導体デ
バイスの種類により，例えばこれが絶縁ゲートバイポー
ラトランジスタの時は両半導体基板を互いに逆の導電形
にするのが有利である。第１の発明では、他方の半導体
基板に対しても一方の半導体基板に対すると同様にマス
ク膜形成工程と酸化工程と研磨工程とを施した上で、接
合工程において両半導体基板の研磨面同士を接合するこ
とができる。また、第２の発明では多結晶半導体を成長
させる際にこれを高不純物濃度でドープされた状態で成
長させて接続部の電気抵抗を低めるのが、複合化半導体
基板の製造工程を簡単化し電力用半導体デバイスの性能
を向上する上でとくに有利である。この多結晶半導体に
対しても、一方の半導体基板と同じ導電形を賦与するの
がふつうであるが、電力用半導体デバイスの種類により
逆の導電形とするのが有利になる場合がある。さらに、
第１と第２の発明のいずれによる複合化半導体基板で
も、他方の半導体基板の方を複数の半導体領域に誘電体
分離するのがふつうであるが、逆に一方の半導体基板の
方を誘電体分離するのが有利になる場合もある。

【００１３】

【作用】第１の発明は、一方の半導体基板の表面に対し
選択的な酸化処理を施してその接続部以外の範囲の半導
体面に食い込むように酸化膜を成長させ、この酸化膜に
食い込まれなかった範囲の一方の半導体基板の半導体自
体を接続部として他方の半導体基板と接合することによ
り、両半導体基板間の接続部の電気的接続を向上させる
ものである。すなわち、第１の発明ではこの選択的酸化
処理のためにまず窒化シリコン等の耐酸化性をもつマス
ク膜を一方の半導体基板の表面に接続部用のパターンで
形成した上で酸化処理を施す。これにより、耐酸化性の
マスク膜の下側は酸化されず酸化膜は成長しないが、そ
れ以外の範囲の一方の基板の表面は酸化されて半導体面
に例えば１μｍ程度食い込むよう酸化膜が成長する。次
に、一方の基板の表面を研磨して酸化膜を残しながらマ
スク膜を除去してその下側の半導体表面を露出させた上
で、この研磨面に他方の半導体基板を接合して複合化半
導体基板とすると、両半導体基板の界面には酸化膜が誘
電体分離用に介在し、かつ酸化膜が成長しなかった接続
部では一方の半導体基板の半導体自体が他方の半導体基
板と直接に接合されるので、両半導体基板がごく低い電
気抵抗を介して接続された複合化半導体基板が得られ
る。

【００１４】第２の発明は、誘電体分離用の酸化膜の開
口内に多結晶半導体を所望の不純物濃度で容易に成長さ
せ得ることを利用して、多結晶半導体を接続部として１
対の半導体基板を接合することにより複合化半導体基板
を経済的に製造できるようにするものである。すなわ
ち、この第２の発明ではまず一方の半導体基板の表面に
誘電体分離用の酸化膜を接続部用の開口をもつパターン
で形成し、この酸化膜とその開口内に露出する半導体面
の上に多結晶半導体を成長させ、かつその表面を研磨し
た上で、研磨面に他方の半導体基板を接合して複合化半
導体基板とする。これにより、第２の発明では酸化膜の
開口内の接続部用の多結晶半導体を従来のエピタキシャ
ル層の場合よりも容易にかつ所望の不純物濃度で確実に
成長させることができ、かつその不純物濃度の選択によ
り１対の半導体基板を低接続抵抗で接合した複合化半導
体基板を高い歩留まりで製造できる。

【００１５】

【実施例】以下、添付図面を参照して本願の発明方法の
実施例を説明する。図１は第１の発明による複合化半導
体基板を製造工程ごとの状態で示す断面図、図２はそれ
に対応する誘電体分離ウエハの断面図、図３は第２の発
明による複合化半導体基板を製造工程ごとの状態で示す
断面図、図４はそれに対応する誘電体分離ウエハの断面
図であり、いずれの複合化半導体基板による誘電体分離
ウエハにも前に説明した図５の電界効果トランジスタ31
のような縦形構造の電力用半導体デバイスやそれを含む
集積回路が作り込まれるものとする。

【００１６】図１は同図(d) に示す複合化半導体基板10
の第１の発明による製造方法を示すその各工程の断面図
である。図１(a) はマスク膜形成工程を示し、この工程
では一方の半導体基板１の表面に耐酸化性のマスク膜Ｍ
として例えば窒化シリコンの薄膜を同図(d) の接続部Ｃ
にほぼ対応するパターンで形成する。このためには、一
方の半導体基板１の表面を覆う例えば 500Å程度のごく
薄いパッド酸化膜ｍの全面上に窒化シリコン膜をプラズ
マＣＶＤ法等により例えば2000Å程度の膜厚に成膜した
後、ドライエッチング等を利用するフォトエッチングに
より接続部Ｃ用のパターンに形成する。なお、パッド酸
化膜ｍはマスク膜Ｍ用の窒化シリコンの成膜時に半導体
基板１内に発生する応力を緩和する役目を果たす。

【００１７】図１(b) は酸化膜３を付ける酸化工程を示
す。この工程では同図(a) の状態の一方の半導体基板１
の表面を例えば1100℃の温度下で 150分間スチーム酸化
することにより、耐酸化性のマスク膜Ｍで覆われた以外
のその表面部分に酸化膜３を成長させる。この高温の酸
化中に一方の半導体基板１の表面のシリコンが例えば１
μｍ程度食い込むように酸化され、約 2.2倍の体積に膨
張しながら酸化膜３が図示のように元の表面より膨出し
た状態で例えば２μｍ程度の膜厚に成長する。これと同
時に、マスク膜Ｍの周縁部ではその下にもぐり込むよう
に一方の半導体基板１の表面が横方向から酸化されるの
で、接続部Ｃ用の半導体部分1bが図示のような台形状に
形成される。

【００１８】次の図１(c) に示す研磨工程では同図(b)
の状態の半導体基板１を表面側から研磨することによ
り、酸化膜３の１μｍ程度の膨出部分とマスク膜Ｍとそ
の下のパッド酸化膜ｍを除去して、図のように酸化膜３
の一方の半導体基板１の表面に食い込んだ部分を残しな
がらマスク膜Ｍの下側の半導体部分1bを露出させ、かつ
この研磨面を鏡面に仕上げる。最後の図１(d) が接合工
程であって、この一方の半導体基板１に他方の半導体基
板２を重ね合わせて研磨面間で吸着させた状態で例えば
窒素と酸素を５：１の容量比で混合したふん囲気内の11
00℃, ２hrの高温熱処理により両半導体基板１と２とを
接合して複合化半導体基板10とする。この状態では、一
方の半導体基板１側の図１(c) の半導体部分1bは図のよ
うに他方の半導体基板２と強固に接合ないしは一体化さ
れた接続部Ｃとなり、接合面のそれ以外の範囲には前の
工程で研磨し残された酸化膜３が両半導体基板１と２の
間に誘電体分離用に介在している。

【００１９】この図１(d) の複合化半導体基板10を図２
の誘電体分離ウエハ20とするには、例えば他方の半導体
基板２の方をふつうは数十μｍの所望の厚みにまず研磨
した上で、その表面から前述の溝11を例えばリアクティ
ブイオンエッチング法により酸化膜３に達するように数
〜10μｍの溝幅でトレンチ状に深く掘り込んで他方の半
導体基板２を所望の個数の半導体領域21〜23に分割す
る。次に、溝11の溝面を含む全面に誘電体分離用に酸化
膜等の誘電体膜12を例えば１μｍの膜厚で付け、かつ多
結晶半導体13をＣＶＤ法等により全面に成長させて溝11
の内部を充填した上で、溝11内を除く表面から多結晶半
導体13を例えばドライエッチング法によりエッチバック
し、かつ誘電体膜12をウエットエッチング等により除去
して図示の完成状態とする。この誘電体分離ウエハ20で
は、半導体領域22や23は酸化膜３と誘電体膜12により半
導体基板１や他の半導体領域から絶縁, すなわち誘電体
分離されており、これらに集積回路の低圧部用の図５の
回路要素32や33ないしは回路部分が作り込まれる。接続
部Ｃを介し半導体基板１と接続された半導体領域21は他
の半導体領域から接合分離されており、これに高圧部の
電力用半導体デバイスである図５の縦形構造の回路要素
31が作り込まれる。

【００２０】図３に第２の発明による同図(d) に示す複
合化半導体基板10の製造方法をその各工程ごとの状態の
断面図で示す。図３(a) は酸化膜形成工程を示す。この
工程では一方の半導体基板１に例えば1100℃の高温下で
１〜 1.5hrのスチーム酸化を施すことによりその表面全
体に誘電体分離用の酸化膜３を例えば１μｍの膜厚で付
け、次にウエットエッチング法等を利用するフォトエッ
チングにより開口3aを図３(d) の接続部Ｃ用のパターン
で明けて図の状態とする。

【００２１】図３(b) は多結晶半導体の成長工程を示
す。この工程では、上述の開口3a内に露出する一方の半
導体基板１の表面と酸化膜３の上に熱ＣＶＤ法等により
多結晶半導体４を例えば２〜３μｍの膜厚で成長させ
る。多結晶半導体４はこのように薄くてよいので短時間
内に成長させ得るが、その開口3a付近の部分が図３(d)
の接続部Ｃになるので接続抵抗を低めるために不純物濃
度をできるだけ高めるのが望ましく、このためには成長
後にイオン注入法等により不純物ドープすることも可能
であるが、ＣＶＤ用の反応ガスに不純物を含ませて置い
て多結晶半導体４を高不純物濃度で成長させるのが最も
有利である。この不純物には半導体基板１とふつうは同
じ導電形のものを用い、通常のｎ形の場合には燐化合物
を反応ガスに添加して多結晶半導体４を10¹⁸原子／cm³
以上, 望ましくは10¹⁹原子／cm³ 程度の不純物濃度にド
ープされた状態で成長させるのがよい。

【００２２】図３(c) は研磨工程を示す。この工程では
上述の多結晶半導体４の表面をその凹凸をなくして鏡面
化するように１〜２μｍ程度ごく軽く研磨することでよ
く、この研磨工程後の酸化膜３の上に図のように多結晶
半導体４が残っていても差し支えない。最後の図３(d)
は接合工程であって、一方の半導体基板１側の多結晶半
導体４の上述の研磨面に他方の半導体基板２を重ね合わ
せて吸着させた状態で前の図１(d) と同要領の高温熱処
理により両半導体基板１と２を相互に接合して複合化半
導体基板10とする。この完成状態の複合化半導体基板10
では図のように１対の半導体基板１と２が接続部Ｃにお
いて多結晶半導体４を介して接続され、他の部分では誘
電体膜３により相互に絶縁されている。

【００２３】この図３(d) の複合化半導体基板10を図４
の誘電体分離ウエハ20とするには、例えば他方の半導体
基板２の方を所望の厚みに研磨した後、図２の場合と同
様に溝11と溝面を覆う誘電体膜12と溝内を充填する多結
晶半導体13とによって他方の半導体基板２側を半導体領
域21〜23に誘電体分離して図示の状態とする。なお、図
４の例では半導体領域22や23の底に多結晶半導体４があ
り、このウエハ構造でふつうはなんら差し支えはない
が、とくに必要な場合は図３(d) の複合化半導体基板10
の半導体基板１の方を誘電体分離するようにすれば底の
多結晶半導体４をなくすことができる。もちろん、図４
の誘電体分離ウエハ20に集積回路や電力用半導体デバイ
スを作り込む要領は図２の場合と同様である。

【００２４】以上説明した実施例に限らず本願発明は種
々の態様で実施することができる。例えば、第１の発明
では図１(b) の酸化工程で酸化膜３をスチーム酸化法に
より成長させたが、このほか水素／酸素燃焼酸化法，高
圧酸化法，酸素イオン注入法等を利用してもよく、要は
酸化膜３を半導体基板１内に食い込むよう成長させる方
法であればよい。また、他方の半導体基板２に対しても
一方の半導体基板１に対すると同様にマスク膜形成工程
と酸化工程と研磨工程を施した後、接合工程で両半導体
基板１と２の研磨面同士を接合してもよい。第２の発明
では図３(c) の工程で成長させる多結晶半導体４を一方
の半導体基板１と同じ導電形としたが、図４の誘電体分
離ウエハ20の半導体領域21に作り込むべき電力用半導体
デバイスの種類によっては逆の導電形とするのが有利に
なる場合もある。

【００２５】また、第１と第２の発明のいずれでも複合
化半導体基板10に接合される半導体基板１と２は同じ導
電形とするのがふつうであるが、誘電体分離ウエハ20に
作り込む縦形の電力用半導体デバイスが絶縁ゲートバイ
ポーラトランジスタの場合は両半導体基板１と２を逆の
導電形にするのが有利になる。さらに、図示の誘電体分
離ウエハ20では電力用半導体デバイス用の半導体領域21
が１個だけであるが、その個数は集積回路の種類に応じ
適宜に設定され、場合によってはウエハ20内のすべての
半導体領域が電力用半導体デバイス用に構成される。

【００２６】

【発明の効果】以上述べたように本願の第１の発明で
は、一方の半導体基板の表面に選択的な酸化処理を施し
て他方の半導体基板との接続部以外の範囲の半導体面に
食い込むように酸化膜を成長させ、一方の基板の表面を
酸化膜を残しかつ接続部の半導体面を露出させるよう研
磨を施した上でこの研磨面に他方の半導体基板を接合し
て複合化半導体基板とすることにより、次の効果を得る
ことができる。

【００２７】(a) 接続部において一方の半導体基板の半
導体自体が他方の半導体基板と直接接合されるので、複
合化半導体基板を構成する１対の半導体基板をごく低い
電気抵抗を介して接続することができ、(b) 従来のエピ
タキシャル層を介して１対の半導体基板を接続する場合
のように酸化膜に接続部用の窓を開口した後に窓内の一
方の半導体基板にエッチングを施しさらに窓内をエピタ
キシャル層で充填する必要がないので、複合化半導体基
板の製造工程を簡単化してコストを低減でき、(c) 従来
のように接続部用のエピタキシャル層の単結晶性が低下
して接続抵抗が高くなるおそれがないので複合化半導体
基板の製造歩留まりを向上してその製造コストをさらに
低減することができる。

【００２８】本願の第２の発明では、一方の半導体基板
の表面に酸化膜を接続部用の開口を備えるパターンで形
成し、この開口内の半導体面と酸化膜の上に多結晶半導
体を成長させてその表面を研磨した上で、この研磨面に
他方の半導体基板を接合することにより、次の効果を得
ることができる。(a) 誘電体分離用の酸化膜の開口内に
接続部用の多結晶半導体を所望の不純物濃度で容易に成
長させることができるので、接続部において１対の半導
体基板を低い電気抵抗を介して接続することができ、
(b) 多結晶半導体はごく薄いものでよくその研磨も僅か
でよいので、複合化半導体基板の製造コストを低減する
ことができ、(c) 接続部用の多結晶半導体を従来のエピ
タキシャル層の場合のような仕損じなく確実に成長でき
るので、複合化半導体基板の製造歩留まりを向上してそ
のコストを一層低減することができる。

【図面の簡単な説明】

【図１】本願の第１の発明による複合化半導体基板の製
造方法をその工程ごとの状態の断面図で示し、同図(a)
はマスク膜形成工程，同図(b) は酸化工程，同図(c) は
研磨工程，同図(d) は接合工程をそれぞれ示す要部拡大
断面図である。

【図２】図１の実施例に対応する誘電体分離ウエハの要
部拡大断面図である。

【図３】本願の第２の発明による複合化半導体基板の製
造方法をその工程ごとの状態の断面図で示し、同図(a)
は酸化膜形成工程，同図(b) は多結晶半導体成長工程，
同図(c) は研磨工程，同図(d) は接合工程の状態をそれ
ぞれ示す要部拡大断面図である。

【図４】図３の実施例に対応する誘電体分離ウエハの要
部拡大断面図である。

【図５】複合化半導体基板を利用した誘電体分離ウエハ
に集積回路を作り込んだ状態を示すウエハの一部拡大断
面図である。

【図６】従来の複合化半導体基板の製造方法における工
程ごとの状態とそれを利用した誘電体分離ウエハを示
し、同図(a) は酸化膜の窓明けおよび窓内の半導体基板
のエッチングの状態，同図(b) はエピタキシャル層を成
長させた状態，同図(c) は１対の半導体基板を接合して
複合化半導体基板とした状態，同図(d) はこの複合化半
導体基板を集積回路用ウエハに誘電体分離した状態をそ
れぞれ示す要部拡大断面図である。

【符号の説明】

１ 一方の半導体基板 1b 接続部用の半導体部分 ２ 他方の半導体基板 ３ 酸化膜 3a 酸化膜の開口 ４ 多結晶半導体 10 複合化半導体基板 20 誘電体分離ウエハ 21 電力用半導体デバイス用の半導体領域 22 集積回路の低圧部用の半導体領域 23 集積回路の低圧部用の半導体領域 Ｃ １対の半導体基板の接続部 Ｍ マスク膜

Claims (4)

【特許請求の範囲】
1. 【請求項１】１対の半導体基板を誘電体分離用の酸化膜
   を挟んで相互に接合して酸化膜に所定パターンで開口さ
   れた接続部を介して両半導体基板を電気的に接続してな
   る複合化半導体基板の製造方法であって、一方の半導体
   基板の表面に耐酸化性のマスク膜を接続部用パターンで
   形成する工程と、一方の半導体基板の表面を酸化してマ
   スク膜で覆われた以外の部分に酸化膜を被着する工程
   と、一方の半導体基板の表面を酸化膜を残しかつマスク
   膜の下側の半導体面を露出させるよう研磨する工程と、
   一方の半導体基板の研磨面に他方の半導体基板を接合す
   る工程とを含むことを特徴とする複合化半導体基板の製
   造方法。
2. 【請求項２】請求項１に記載の方法において、一方およ
   び他方の半導体基板が同じ導電形をもつことを特徴とす
   る複合化半導体基板の製造方法。
3. 【請求項３】１対の半導体基板を誘電体分離用の酸化膜
   を挟んで相互に接合して酸化膜に所定パターンで開口さ
   れた接続部を介して両半導体基板を電気的に接続してな
   る複合化半導体基板の製造方法であって、一方の半導体
   基板の表面に酸化膜を接続部用開口を備えるパターンで
   形成する工程と、この開口内の半導体面と酸化膜の上に
   多結晶半導体を成長させる工程と、多結晶半導体の表面
   を研磨する工程と、多結晶半導体の研磨面に他方の半導
   体基板を接合する工程とを含むことを特徴とする複合化
   半導体基板の製造方法。
4. 【請求項４】請求項３に記載の方法において、多結晶半
   導体が高不純物濃度で成長されることを特徴とする複合
   化半導体基板の製造方法。