JPH025298B2 - - Google Patents
Info
- Publication number
- JPH025298B2 JPH025298B2 JP13096481A JP13096481A JPH025298B2 JP H025298 B2 JPH025298 B2 JP H025298B2 JP 13096481 A JP13096481 A JP 13096481A JP 13096481 A JP13096481 A JP 13096481A JP H025298 B2 JPH025298 B2 JP H025298B2
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- polycrystalline silicon
- melting point
- point metal
- high melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021332 silicide Inorganic materials 0.000 claims description 27
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 238000002844 melting Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 9
- 239000011733 molybdenum Substances 0.000 description 9
- -1 phosphorus ions Chemical class 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は高融点金属と多結晶シリコンとを反応
させてシリサイドを形成するシリサイドの形成方
法に関する。
させてシリサイドを形成するシリサイドの形成方
法に関する。
近年集積回路の集積度向上のため、抵抗素子と
して比較的高抵抗であるシリサイドが用いられる
ようになつて来ている。そこでシリサイド層の基
板上への形成方法が問題になるが、現状として
は、スパタリング法でシリサイドを基板上へ蒸着
する方法がとられており、この方法では装置の保
守やスパタリング時間がかなりかかると云う問題
点があつた。
して比較的高抵抗であるシリサイドが用いられる
ようになつて来ている。そこでシリサイド層の基
板上への形成方法が問題になるが、現状として
は、スパタリング法でシリサイドを基板上へ蒸着
する方法がとられており、この方法では装置の保
守やスパタリング時間がかなりかかると云う問題
点があつた。
本発明は斯る点に鑑みて為されたものであつて
短時間でシリサイド層を形成する方法を提供する
ものである。
短時間でシリサイド層を形成する方法を提供する
ものである。
以下図面に基づいて本発明を詳述する。まずシ
リコン基板１上に不純物、例えば燐を約1019個／
cm3ドープした多結晶シリコン２の層を5000Åの厚
みで減圧CVD法を用いてつくる。この多結晶シ
リコン２表面にモリブデン３等の高融点金属を
CVD法で2600Å厚に形成する。この図を第１図
に示す。続いてモリブデン表面から不純物である
燐イオンを１×1015dose/cm2の割合でイオン注入
法を用いて100KeVのエネルギーでモリブデン３
及び多結晶シリコン２へ注入する。次に900℃の
窒素雰囲気中で30分間熱処理を行うと、シリサイ
ド４が第２図のようにモリブデン３と多結晶シリ
コン２との界面からモリブデン３側へ500Å乃至
1000Å形成される。
リコン基板１上に不純物、例えば燐を約1019個／
cm3ドープした多結晶シリコン２の層を5000Åの厚
みで減圧CVD法を用いてつくる。この多結晶シ
リコン２表面にモリブデン３等の高融点金属を
CVD法で2600Å厚に形成する。この図を第１図
に示す。続いてモリブデン表面から不純物である
燐イオンを１×1015dose/cm2の割合でイオン注入
法を用いて100KeVのエネルギーでモリブデン３
及び多結晶シリコン２へ注入する。次に900℃の
窒素雰囲気中で30分間熱処理を行うと、シリサイ
ド４が第２図のようにモリブデン３と多結晶シリ
コン２との界面からモリブデン３側へ500Å乃至
1000Å形成される。
さらに上記方法で注入する燐イオンの量を５×
1015dose/cm2に増加せしめると形成されるシリサ
イド４の厚さは第３図に示すように1600Å乃至
1800Åとなつた。これに対し、燐イオンを注入し
ない状態で前記方法と同一条件の熱処理を施した
時に形成されたシリサイドの厚さは100Å乃至200
Åの厚さしかなかつた。このように燐イオンの注
入量を増やすと、シリサイドの形成量が増大す
る。換言するとシリサイドの形成速度が速くな
る。従つて上記方法を利用する事に依つて形成さ
れるシリサイド層の厚みは不純物である燐の注入
量を制御する事に依つてもコントロールする事が
出来る。
1015dose/cm2に増加せしめると形成されるシリサ
イド４の厚さは第３図に示すように1600Å乃至
1800Åとなつた。これに対し、燐イオンを注入し
ない状態で前記方法と同一条件の熱処理を施した
時に形成されたシリサイドの厚さは100Å乃至200
Åの厚さしかなかつた。このように燐イオンの注
入量を増やすと、シリサイドの形成量が増大す
る。換言するとシリサイドの形成速度が速くな
る。従つて上記方法を利用する事に依つて形成さ
れるシリサイド層の厚みは不純物である燐の注入
量を制御する事に依つてもコントロールする事が
出来る。
次に本発明シリサイド形成方法を用いて多結晶
シリコンとモリブデンの２層構造の配線にシリサ
イドの抵抗を選択的に形成する方法を記す。まず
シリコン基板５に酸化膜６を形成し、酸化膜６上
に減圧CVD法で多結晶シリコン７を成長させ、
さらにモリブデン８をCVD法で形成し、燐イオ
ン注入のマスク９を酸化膜でつくり、モリブデン
８の表面から燐イオンを注入する。この状態を第
４図に示す。この状態でマスク９をエツチングし
熱処理を行うと第５図のように燐を注入した箇所
にシリサイド１０が形成されるので、モリブデン
８よりなる導電路はシリサイド１０によつて分断
され、シリサイド１０が抵抗体として働くように
なる。最後に絶縁膜１１及びアルミ電極１２，１
２を設けると、この両アルミ電極１２，１２間に
形成されたシリサイド１０の量に係る大きさの抵
抗値の抵抗が得られる。
シリコンとモリブデンの２層構造の配線にシリサ
イドの抵抗を選択的に形成する方法を記す。まず
シリコン基板５に酸化膜６を形成し、酸化膜６上
に減圧CVD法で多結晶シリコン７を成長させ、
さらにモリブデン８をCVD法で形成し、燐イオ
ン注入のマスク９を酸化膜でつくり、モリブデン
８の表面から燐イオンを注入する。この状態を第
４図に示す。この状態でマスク９をエツチングし
熱処理を行うと第５図のように燐を注入した箇所
にシリサイド１０が形成されるので、モリブデン
８よりなる導電路はシリサイド１０によつて分断
され、シリサイド１０が抵抗体として働くように
なる。最後に絶縁膜１１及びアルミ電極１２，１
２を設けると、この両アルミ電極１２，１２間に
形成されたシリサイド１０の量に係る大きさの抵
抗値の抵抗が得られる。
このように任意の箇所に適当な量の燐イオンを
注入する事に依つて該箇所に任意の抵抗値の抵抗
体を得る事が出来る。
注入する事に依つて該箇所に任意の抵抗値の抵抗
体を得る事が出来る。
以上の如く本発明シリサイド形成方法は多結晶
シリコンと高融点金属とを２層構造にした後高融
点金属表面から高融点金属及び多結晶シリコンへ
不純物を注入し、熱処理する事に依つて多結晶シ
リコンと高融点金属とから成るシリサイド層を形
成しているのでシリサイド形成時間の短縮が計
れ、抵抗体を使用する集積回路の量産に効果が上
げられる。さらに、注入する不純物を選択的に注
入する事に依つて任意の箇所に抵抗を形成する事
が可能となり、配線上の任意の箇所に任意の抵抗
値の抵抗体を得る事が出来る。
シリコンと高融点金属とを２層構造にした後高融
点金属表面から高融点金属及び多結晶シリコンへ
不純物を注入し、熱処理する事に依つて多結晶シ
リコンと高融点金属とから成るシリサイド層を形
成しているのでシリサイド形成時間の短縮が計
れ、抵抗体を使用する集積回路の量産に効果が上
げられる。さらに、注入する不純物を選択的に注
入する事に依つて任意の箇所に抵抗を形成する事
が可能となり、配線上の任意の箇所に任意の抵抗
値の抵抗体を得る事が出来る。
第１図乃至第３図は本発明方法を工程順に示し
た要部断面図、第４図乃至第６図は、本発明方法
を用いて配線に選択的にシリサイドの抵抗を形成
する工程を示す要部断面図である。 １，５…シリコン基板、２，７…多結晶シリコ
ン、３，８…モリブデン、４，１０…シリサイ
ド。
た要部断面図、第４図乃至第６図は、本発明方法
を用いて配線に選択的にシリサイドの抵抗を形成
する工程を示す要部断面図である。 １，５…シリコン基板、２，７…多結晶シリコ
ン、３，８…モリブデン、４，１０…シリサイ
ド。
Claims (1)
- 【特許請求の範囲】 １ 多結晶シリコンと高融点金属とを２層に形成
した後、高融点金属表面から高融点金属及び多結
晶シリコンへ不純物を注入し、次に熱処理する事
に依つて、多結晶シリコンと高融点金属とから成
るシリサイド層を多結晶シリコンと高融点金属と
の界面から成長させる事を特徴としたシリサイド
の形成方法。 ２ 特許請求の範囲第１項に於いて注入する不純
物の量を変化させる事に依つて形成されるシリサ
イド層の厚みを制御する事を特徴としたシリサイ
ドの形成方法。 ３ 特許請求の範囲第１項、又は第２項に於い
て、不純物を選択的に注入する事に依つてシリサ
イド層を選択的に形成する事を特徴としたシリサ
イドの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13096481A JPS5832446A (ja) | 1981-08-20 | 1981-08-20 | シリサイドの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13096481A JPS5832446A (ja) | 1981-08-20 | 1981-08-20 | シリサイドの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5832446A JPS5832446A (ja) | 1983-02-25 |
| JPH025298B2 true JPH025298B2 (ja) | 1990-02-01 |
Family
ID=15046735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13096481A Granted JPS5832446A (ja) | 1981-08-20 | 1981-08-20 | シリサイドの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5832446A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900008868B1 (ko) * | 1987-09-30 | 1990-12-11 | 삼성전자 주식회사 | 저항성 접촉을 갖는 반도체 장치의 제조방법 |
| US5289030A (en) | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
-
1981
- 1981-08-20 JP JP13096481A patent/JPS5832446A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5832446A (ja) | 1983-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5275872A (en) | Polycrystalline silicon thin film transistor | |
| JPH0777259B2 (ja) | 所望の温度係数を持った多結晶シリコン抵抗の製造方法 | |
| US6204173B1 (en) | Multiple implantation and grain growth method | |
| JPS5955054A (ja) | 半導体装置の製造方法 | |
| US4502894A (en) | Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion | |
| DE3525550C2 (de) | Verfahren zur Herstellung von Feldeffekttransistoren mit isoliertem Gate und hoher Ansprechgeschwindigkeit in integrierten Schaltungen hoher Dichte | |
| US3547717A (en) | Radiation resistant semiconductive device | |
| JPH025298B2 (ja) | ||
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| JPH0770481B2 (ja) | シリコン半導体層の形成方法 | |
| JPH0147012B2 (ja) | ||
| JPH0547987B2 (ja) | ||
| JPH0412629B2 (ja) | ||
| JPS6161544B2 (ja) | ||
| JPH01112755A (ja) | 半導体装置の製造方法 | |
| JPS6258544B2 (ja) | ||
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JPH0587992B2 (ja) | ||
| JPS61174628A (ja) | 半導体装置の製造方法 | |
| JPS6311785B2 (ja) | ||
| JPH0127581B2 (ja) | ||
| JPS6328341B2 (ja) | ||
| JPH02296362A (ja) | 半導体装置の製造方法 | |
| JPS62295444A (ja) | 半導体素子の製造方法 | |
| JPH04137619A (ja) | 半導体装置の製造方法 |